วงจรดิจิตอลและลอจิก

184 บทที่ 6 วงจรเชิงจดั หมู วงจรดิจติ อลและลอจกิ

AB ตัวทดเขา ตัวทดออก ผลลัพธ
00 (Cin) (Cout) (S)
01 00 0
10 00 1
11 00 1
00 01 0
01 10 1
10 11 0
11 11 0
11 1
(ข) ตารางการทาํ งาน

รูปท่ี 6.30 (ตอ)

ตัวอยา งท่ี 6.6 จากรปู ท่ี 6.31 เม่ือปอนขอมูลเขาทอี่ ินพตุ ตามทกี่ ําหนดจะเกิดผลทเ่ี อาตพุตเปนอยางไร
วธิ ที ํา ขอมูลทีป่ อนเขา อนิ พุตเปน 0 + 1 + 1

ไดผลลัพธเ ปน 0 และตวั ทดออกเปน 1

รปู ท่ี 6.31 วงจรสาํ หรบั ตัวอยา งที่ 6.6
วงจรบวกเลขฐานสองเปนวงจรที่นําไปใชในระบบดิจิตอลที่มีการคํานวณ เชน ในสวนท่ีเก็บขอมูล
เรยี กวา รจี ิสเตอร วงจรบวกเปน พื้นฐานท่ีสําคัญในการคํานวณทางคณิตศาสตรท้ัง 4 แบบ คือ การบวก
การลบ การคณู และการหาร
ตัวอยางของไอซที ีเ่ ปนวงจรบวกคอื เบอร 7482 เปนวงจรบวกขนาด 2 บติ แบบคิดตวั ทดเขา ใชบวก
เลขได 2 คอลมั น พรอมๆ กัน ดังแสดงในรูปที่ 6.31 การทํางานจะบวกบติ A1 กบั B1 มี C0 เปนตัวทดเขา
ไดผลลพั ธเ ปน 1 สวน A2 กับ B2 บวกไดผลลพั ธเปน 2 และตวั ทดออกเปน C2

วงจรดิจติ อลและลอจกิ บทท่ี 6 วงจรเชิงจดั หมู 185

A2 B2 2 C2 A2

B2

Cn

 1 A1 B1 VCC C1 A1
B1
(ก) ไดอะแกรมแสดงตาํ แหนงขา Cn

(ข) รูปรา งจริง Outputs (ค) วงจรลอจกิ
1 BIT TRUTH TABLE
Inputs When C0=L When C0=H INPUTS OUTPUTS

A1 B1 A2 B2 1 2 C2 1 2 C2 A1 B1 C0 1 2
LLLLLLLHLL A B CIN SUM CARRY
HLLLHLL LHL 00 0 0 0
LHLLHLL LHL 10 0 1 0
HHLL LHL HHL 01 0 1 0
L LHL L HL HHL 11 0 0 1
HLHLHHL LLH 00 1 1 0
LHHLHHL L LH 10 1 0 1
HHHL L LHHLH 01 1 0 1
L L LHL HL HHL 11 1 1 1
HLLHHHL LLH A2 = LOW
LHLHHHL LLH B2 = LOW
HHLHL LHHLH
LLHHL LHHLH
HL HHH L H L HH
L HHHH L H L HH
HHHH L HH HHH

(ง) ตารางการทํางาน 2 บติ (จ) ตารางการทาํ งาน 1 บิต

รูปท่ี 6.32 ไอซีวงจรบวก 2 บิต เบอร 7482

6.4.2การเปรียบเทียบคา เปนการเปรียบเทียบคาของเลขฐานสอง 2 จาํ นวน เพื่อแสดงใหท ราบวา
มคี ามากกวา นอ ยกวา หรอื เทา กัน ดังรูปท่ี 6.33 เปน บลอ็ กไดอะแกรมของวงจรเปรียบเทยี บขอ มูลขนาด
4 บติ มีอินพตุ ชดุ A และชุด B อยางละ 4 เสน มเี อาตพุตทแ่ี สดงผล 3 เสน เพ่ือแสดงวา A>B หรอื A<B
หรือ A=B

186 บทท่ี 6 วงจรเชิงจัดหมู วงจรดจิ ิตอลและลอจกิ

ตวั อยางท่ี 6.7 ตามรูปที่ 6.34 เมื่อปอ นอินพตุ เขาจะไดผ ลลัพธท ่ีเอาตพุตเปนอยางไร
วิธที ํา ทอี่ ินพตุ A คาท่ีปอ นเขา = 10002 (810)

ทอ่ี ินพุต B คา ท่ปี อ นเขา = 0112 (710)

A3
A2
A1
A0
B3
B2
B1
B0
IA<B
IA=B
IA>B

รปู ที่ 6.33 บลอ็ กไดอะแกรมของวงจรเปรียบเทยี บ

รูปท่ี 6.34 วงจรสาํ หรบั ตัวอยา งที่ 6.7
ตัวอยางไอซีเปรียบเทียบขอมูล เชน เบอร 7485 ใชเปรียบเทียบเลขฐานสองขนาด 4 บิต โดย
แสดงผลการเปรียบเทียบเปน 3 แบบ คือ A<B หรอื A=B หรือ A>B การทํางานเมื่อปอนขอ มูล 2 ชุด
เขาในวงจรเปรียบเทียบ ถาเอาตพุตขาใดเปนลอจิก 1 แสดงใหทราบวาไดผลการเปรียบเทียบตรงกับ
เงื่อนไขทกี่ ําหนดไว รายละเอยี ดของไอซีเปรยี บเทียบ แสดงในรูปที่ 6.35

วงจรดจิ ติ อลและลอจกิ บทที่ 6 วงจรเชิงจัดหมู 187

B3 VCC (ข) รูปรา งจริง
A < Bin A3
A = Bin B2
A > Bin A2
A1
A > Bout B1
A = Bout A0
A < Bout B0

GND

(ก) ตําแหนงขา

(ค) วงจรลอจิก
รูปท่ี 6.35 ไอซวี งจรเปรียบเทียบเบอร 7485

188 บทท่ี 6 วงจรเชิงจดั หมู วงจรดิจิตอลและลอจกิ

COMPARING INPUTS CASCADING INPUTS OUTPUTS
A3 , B3 A2 , B2 A1 , B1 A0 , B0 A>B A<B A=B A>B A<B A=B
A3 > B3 xx x xxx HLL
A3 < B3 xx x xxx LHL
A3 = B3 A2 > B2 x x xxx HLL
A3 = B3 A2 < B2 x x xxx LHL
A3 = B2 A2 = B2 A1 > B1 x xxx HLL
A3 = B3 A2 = B2 A1 < B1 x xxx LHL
A2 = B3 A2 = B2 A1 = B1 xxx HLL
A3 = B3 A2 = B2 A1 = B1 A0 > B0 xxx LHL
A3 = B3 A2 = B2 A1 = B1 A0 < B0 HLL HLL
A3 = B3 A2 = B2 A1 = B1 A0 = B0 LHL LHL
A3 = B3 A2 = B2 A1 = B1 A0 = B0 xxH LLH
A3 = B3 A2 = B2 A1 = B1 A0 = B0 HHL LLL
A3 = B3 A2 = B2 A1 = B1 A0 = B0 LLL HH L
A0 = B0

(ง) ตารางการทาํ งาน

รปู ที่ 6.35 (ตอ )

ในกรณีที่ตองการเปรียบเทียบเลขฐานสองท่ีมากกวา 4 บิต ใหนําไอซี 7485 จํานวน 2 ตัว มาตอ
รวมกัน ดังรูปท่ี 6.36 เปนการตอไอซี 7485 2 ตัว เพ่ือใหเปนวงจรเปรียบเทียบขนาด 8 บิต โดยไอซี
ตัวซา ยมือเปรียบเทยี บ A0 – A3 กบั B0 – B3 สว นตวั ขวามือใชเปรยี บเทยี บ A4 – A7 กับ B4 – B7 เอาตพ ุต
ของไอซีตัวแรกตอกับขา A<B , A = B และ A>B ผลการเปรียบเทียบท้ังหมดแสดงท่ีเอาตพุตของไอซี
ตวั ท่ี 2

วงจรเปรียบเทียบนําไปใชควบคุมการทํางานของอุปกรณโดยอัตโนมัติ เพื่อใชในการปรับความเร็ว
ตาํ แหนง หรืออุณหภูมิ เปนตน เชน นําไปใชควบคมุ ความเรว็ ของมอเตอร ดังรปู ที่ 6.36

วงจรดจิ ิตอลและลอจกิ บทที่ 6 วงจรเชิงจดั หมู 189

A3 A3
A2 A2
A1 A1
A0 A0
B3 B3
B2 B2
B1 B1
B0 B0
IA<B IA<B
IA=B IA=B
IA>B IA>B

รปู ท่ี 6.36 วงจรเปรยี บเทยี บขนาด 8 บติ

รปู ที่ 6.37 บลอ็ กไดอะแกรมเปรยี บเทียบการควบคุมความเรว็ ของมอเตอร
6.5 การออกแบบวงจรเชิงจัดหมู (Implement Combination Circuit)

วงจรลอจิกท่ีกลาวมาแลวขางตนเปนกลมุ ที่มีการออกแบบใชงานกันมาก จงึ มีการผลิตออกมาเปน
วงจรรวม ซง่ึ บางครงั้ เรียกวา Modular Combinational Logic : MSI แตในบางครัง้ ผูใชงานจาํ เปน ตอง
ทําการออกแบบวงจรลอจิกเกตใหทํางานตามฟงกชันที่ตองการ จําเปนที่จะตองใชลอจิกเกตพื้นฐาน
ท่ีประกอบดวยอินเวอรเตอรหรือ Not gate แอนดเกต ออรเกต มาใชในการออกแบบโดยการลดรูป

190 บทที่ 6 วงจรเชิงจัดหมู วงจรดิจติ อลและลอจกิ

สมการลอจกิ ใหม ีขนาดส้นั มากทสี่ ดุ เพือ่ เปนการลดเวลาประวงิ ตนทนุ หรอื การใชเ กตเอนกประสงคเพือ่ ให
สามารถใชลอจิกเกตชนิดเดียวกันในการออกแบบ เชน แนนดเกต หรือนอรเกต ในบางครั้งการลดรูป
สมการไมส ามารถทาํ ไดกอ็ าจจะมกี ารใชเ กตพิเศษ เชน เอกซค ลู ซฟี ออร หรอื เอ็กซค ลู ซีฟนอร มาใชใ นการ
ออกแบบรวมดวย

6.5.1การออกแบบวงจรโดยการใช อินเวอรเตอร แอนด และออรเ กต
สมการลอจิกถานํามาเปลี่ยนเปนวงจรลอจิกจะอยูในรูปของวงจรที่ประกอบดวยเกตพื้นฐาน

จํานวน 3 ชนิด คือ อินเวอรเตอร แอนด และออรเกต สําหรับรูปแบบที่ใชในการจัดลักษณะของวงจร
จะประกอบดวย 2 รปู แบบ คือ

1. การจัดวงจรแบบ Sum of Product : SOP การจัดวงจรแบบน้ปี ระกอบดวยวงจรท่ีใชแอนด
เกต และมาตอรวมกบั ออรเ กต (AND - OR)

2. การจัดวงจรแบบ Product of Sum : POS การจัดวงจรแบบน้ปี ระกอบดว ยวงจรท่ีใชออรเ กต
และมาตอ รว มกับแอนดเกต (OR - AND)

ตวั อยางที่ 6.8 จงออกแบบคอมบิเนชันจากตารางความจริงทีก่ าํ หนด

อนิ พุต เอาตพ ุต
A BC Y
0 00 1
0 01 1
0 10 1
0 11 1
1 00 0
1 01 0
1 10 0
1 11 1

จากตารางความจรงิ สามารถเขียนสมการพชี คณิตบูลลีนไดด งั นี้

f(A,B, C) = m(0,1,2,3,7)

เมอ่ื นํามาลดรปู สมการโดยใชผ งั คารโนหจ ะได

วงจรดิจติ อลและลอจกิ บทที่ 6 วงจรเชิงจัดหมู 191

C0AB 00 01 11 10
1 1

11 1 1

A BC

ดงั น้ันสมการพชี คณติ บลู ลีนทลี่ ดรปู จะไดเทา กบั Y = A + BC และนาํ สมการทไี่ ดมาเขยี นลอจิก
ไดอะแกรม

BC (BC)
Y = A +BC

AA
รปู ที่ 6.38 วงจรลอจิกไดอะแกรมสาํ หรบั ตวั อยา งท่ี 6.8

6.5.2การออกแบบวงจรโดยการใชแนนดและนอรเ กต (NAND and NOR Circuit Design)
การออกแบบวงจรโดยการใชเ กตเอนกประสงค เชน แนนดแ ละนอรเกต เปนการออกแบบเพื่อ

นาํ ลอจิกเกตชนิดเดียวกันมาใชส ําหรับการออกแบบทดแทนเกตอื่นๆ เพื่อเปนการลดตนทุนในการผลิต
เน่ืองจากจํานวนเกตท่ีอยูภายในตัวไอซีอาจมีจํานวนมาก ถาไมไดนํามาใชจะเปนการสิ้นเปลืองเกต
สามารถทาํ ได 2 วิธกี าร คอื

1. การเปล่ยี นในรูปสมการลอจกิ
2. การเปลยี่ นในรูปวงจรลอจิก
การเปล่ียนในรูปสมการลอจกิ จะใชวธิ ีการของบูลลนี โดยการเพิม่ เคร่ืองหมายบาร ดานบนของ
สมการลอจิกจํานวน 2 คร้ัง เม่ือใชทฤษฎีของเดอรมอแกรน จะทําใหสามารถแยกเครื่องหมายบาร
ดา นลา งออกจากกัน โดยสมการท่ีเขียนในลกั ษณะของ SOP จะใชแนนดเกตในการออกแบบ และสมการ
ทีเ่ ขยี นในรปู ของ POS จะใชนอรเ กตในการออกแบบวงจรลอจิก
การเปล่ียนในรูปวงจรลอจกิ โดยการนาํ วงจรในรูป AND-OR มาเปลย่ี นเปนแนนดเกตโดยตรง
และนําวงจรในรูปของ OR-AND มาเปล่ยี นเปน นอรเ กต

192 บทท่ี 6 วงจรเชิงจดั หมู วงจรดจิ ิตอลและลอจกิ

ตัวอยาง 6.9 จงออกแบบวงจรลอจกิ จากฟง กช ัน F(A,B,C)m (1,3,7) โดยการใชแ นนดเ กตเพยี งอยา ง
เดียวเทา น้นั
วธิ ที าํ จากฟงกช ันท่กี าํ หนดใหน าํ มาเขยี นในรูปแบบปกตจิ ะได

F(A,B,C) = ABC+ABC+ABC
ทําการลดรปู ฟงกช ันจะได

F(A,B, C) = ABC+ABC+ABC
= ABC+(A+A)BC
= ABC + BC
= (AB+B)C
= (A+B)C
= AC+BC

จากฟงกชัน F(A,B,C) = AC+BC ท่ีไดใหท ําการคอมพลีเมนตจาํ นวน 2 ครง้ั จะได
F(A,B, C) = AC+BC

และใชท ฤษฎี De Morgan กบั ฟงกช ัน AC+BC จํานวน 1 คร้งั จะได
F(A,B,C) = AC BC

นาํ ฟง กชนั ท่ไี ดมาออกแบบวงจร

A AB

F(A,B,C) = ABBC

BC

รูปท่ี 6.39 วงจรลอจิกทอี่ อกแบบไดสาํ หรบั ตวั อยางท่ี 6.9

ตัวอยางท่ี 6.10 จงออกแบบวงจรลอจกิ จากฟงกช ัน F(A,B,C) = (A+B+C)(A+B+C)(A+B+C) โดยการใช
นอรเกตเพียงอยา งเดยี วเทา น้นั
วธิ ที ํา จากฟง กช ันท่ีกาํ หนดใหนาํ มาเขยี นในรปู แบบปกตจิ ะได

F(A,B,C) = (A+B+C)(A+B+C)(A+B+C)

ทาํ การลดรปู ฟง กช ันจะได
= (A+B+CC)(A+B+C)

วงจรดิจิตอลและลอจกิ บทท่ี 6 วงจรเชิงจดั หมู 193

= (A+B)(A +B+C)
= AA + AB + AC + BA +BB + BC
= A(1+B+C+A)+BC
= A+BC
= (A +B)(A + C)
จากฟงกช ัน F(A,B,C) = (A +B)(A + C) ที่ไดใ หท ําการคอมพลีเมนตจ าํ นวน 2 ครงั้ จะได
F(A,B,C) = (A +B)(A + C)
และใชท ฤษฎี De Morgan กบั ฟงกช นั (A +B)(A + C) จํานวน 1 ครัง้ จะได
F(A,B,C) = (A +B) + (A + C)
นําฟง กชนั ทไี่ ดม าออกแบบวงจร

A+B
F(A,B,C) = (A +B) + (B + C)

B+C

รูปท่ี 6.40 วงจรลอจกิ ทอ่ี อกแบบโดยการใชน อรเ กต

6.5.3การออกแบบวงจรโดยเอกซคูลซฟี ออรหรือเอก็ ซค ลู ซฟี นอร (EX-OR,EX-NOR Circuit Design)
การลดทอนสมการบางครั้งไมสามารถทําการลดทอนได เน่ืองจากไมมีเทอมประชิดกัน

(Adjacent Cell) หรือเทอมที่อยูต ิดกนั เลย ซง่ึ ในกรณีนี้จะไมส ามารถทําการลดทอนได จึงไดม ีการคคิ คน
ลอจิกเกตสําหรับลดรูปสมการในลกั ษณะเชนน้ีมาคือ เอกซคูลซีฟออร หรอื เอ็กซคลู ซีฟนอร

การประยุกตใชเกตชนิดในการลดรปู สมการในแผนผงั คารโนห สาํ หรบั สมการทีเ่ ขยี นในรปู ของ
SOP นั้น เลข 1 จะตองมีการวางแบบทแยงมุมในแตละชอง (Diagonal Cell) หรือแยกออกจากใน
แนวนอนหรือแนวตง้ั เทา กบั 1 ชอง (Offset Cell)

194 บทที่ 6 วงจรเชิงจดั หมู วงจรดจิ ิตอลและลอจกิ

AB 00 Offset 1 11 10
C0 1 1
01

1 1

Diagonal 1 Diagonal 2

รปู ที่ 6.41 การจัดวางตําแหนงของมินเทอมแบบ Diagonal และ Offset

ในแตละกลุมของ Diagonal Cell หรือ Offset Cell ใหเขียนสมการบูลลีนแลวใชทฤษฎีบูลลีน
จัดสมการใหอยูใ นรปู ของสมการแบบเอกซคลู ซีฟออรห รอื เอก็ ซค ลู ซฟี นอร ดังตอ ไปน้ี

XOR = AB + AB = A  B
XNOR = AB + AB = A  B

ตวั อยา งท่ี 6.11 จงออกแบบวงจร f(A,B,C) = m(1,3,5,7) โดยใชเอ็กซค ูลซฟี ออรเ กตเพียงอยา งเดียว
วิธที าํ เขยี นแผนผังคารโ นห

ทําการจับกลุมแบบทแยงมุมของฟง กชันมนิ เทอม

วงจรดิจติ อลและลอจกิ บทท่ี 6 วงจรเชิงจดั หมู 195

เขยี นสมการบูลลนี และจัดใหอ ยูในรปู แบบเอ็กซคูลซฟี ออรเกต
กลุมท่ี 1 จะเทา กับ ABC + ABC
กลุม ท่ี 2 จะเทา กับ ABC + ABC

นํามาเขยี นเปน สมการลอจิกจะไดเทา กบั
f(A,B, C) = (ABC + ABC) +(ABC+ ABC)

นาํ สมการที่ไดม าจัดกลุมตามรูปแบบสมการเอก็ ซคูลซีฟออรเกต
f(A,B,C) =A(BC+BC)+A(BC+BC)
f(A,B,C) =A(BC)+A(BC)
f(A,B,C) = A  (B  C)

นําสมการท่ีไดม าเขียนวงจรลอจิกไดอะแกรม

CB
A  (C B)

รูปที่ 6.42 วงจรลอจิกสําหรับตวั อยา งที่ 6.11

ตวั อยางที่ 6.12 จงออกแบบวงจร f(A,B,C) =  m(1,3,4,6) โดยใชเอก็ ซคลู ซฟี ออรเ กตเพียงอยาง
เดียว
วิธีทํา เขียนแผนผังคารโนห

ทาํ การจบั กลุมแบบทแยงมุมของฟง กชันมินเทอม

196 บทท่ี 6 วงจรเชิงจัดหมู วงจรดิจติ อลและลอจกิ

เขียนสมการบลู ลีนและจดั ใหอยใู นรูปแบบเอก็ ซค ูลซีฟออรเกต
กลมุ ที่ 1 จะเทา กับ AC
กลมุ ที่ 2 จะเทา กบั A C

นํามาเขียนเปนสมการลอจิกจะไดเทากบั
f(A,B,C) = AC + AC

นําสมการทไ่ี ดมาจดั กลมุ ตามรูปแบบสมการเอ็กซคลู ซฟี ออรเ กต
f(A,B,C) = AC+ AC
f(A,B,C) = A  C

นาํ สมการท่ไี ดมาเขยี นวงจรลอจิกไดอะแกรม
AC

รูปท่ี 6.43 วงจรลอจิกสาํ หรบั ตวั อยา งท่ี 6.12
ตัวอยางท่ี 6.13 จงออกแบบวงจร f(A,B,C) =  m(0,1,6,7) โดยใชเอ็กซคูลซีฟนอรเกตเพียงอยาง
เดียว
วิธีทํา เขยี นแผนผงั คารโ นห

ทาํ การจบั กลมุ แบบทแยงมมุ ของฟงกช นั มินเทอม

วงจรดิจติ อลและลอจกิ บทท่ี 6 วงจรเชิงจดั หมู 197

เขียนสมการบลู ลีนและจดั ใหอ ยูใ นรูปแบบเอ็กซคูลซีฟออรเกต
กลุม ที่ 1 จะเทากับ AB
กลุม ที่ 2 จะเทา กับ AB

นํามาเขียนเปนสมการลอจิกจะไดเทา กับ
f(A,B,C) = AB + AB

นาํ สมการทีไ่ ดม าจัดกลุมตามรูปแบบสมการเอ็กซค ลู ซฟี ออรเ กต
f(A,B,C)= AB+ AB
f(A,B,C)= A B

นาํ สมการทไ่ี ดม าเขียนวงจรลอจิกไดอะแกรม

A B
รปู ที่ 6.44 วงจรลอจกิ สาํ หรับตวั อยา งท่ี 6.13
6.5.5 การออกแบบวงจรเชิงจัดหมูแบบหลายเอาตพุต (Combination Implement of Multiple
Output Circuit)
วงจรเชิงจัดหมู คอื วงจรลอจิกท่ีมีคา ระดับลอจิกของตัวแปรทางเอาตพุตขึ้นอยูกับคาปจจุบัน
ของอินพุตเทา นน้ั วงจรเชิงจัดหมูประกอบดว ยตัวแปรอนิ พตุ ลอจิกเกต และตัวแปรเอาตพ ตุ ดังรปู ที่ 6.45

II21 YY21
In Yn

รูปที่ 6.45 วงจรเชิงจัดหมู

198 บทท่ี 6 วงจรเชิงจัดหมู วงจรดิจิตอลและลอจกิ

จากรูปท่ี 6.45 ตัวแปรทางอินพุตคือ I1,I2,...In โดยตัวแปรทางดานอินพุตของวงจรเชิงจดั หมู
อาจจะมีจํานวน 1 ตัวแปร หรือมากกวา 1 ตัวแปรก็ได เชนเดียวกันตัวแปรทางเอาตพุตคือ Y1,Y2,...Yn
โดยท่ตี ัวแปรทางดา นเอาตพ ตุ อาจจะมี 1 ตวั แปร หรอื มากกวา 1 ตวั แปรกไ็ ด ซึ่งฟงกช ันของวงจรในรูปท่ี
6.45 สามารถเขียนไดด งั นี้

Y1 = f(I1,I2,...In)

Y2 = f(I1,I2,...In)
Yn = f(I1,I2,...In)

การนําเอาลอจิกชนิดเกตตางๆ มารวมกันเปนวงจรเชิงจัดหมูเพื่อนําไปใชงานสามารถสรุป
ขั้นตอน ไดด ังตอไปน้ี

1. วิเคราะหปญหาของโจทยวาโจทยกําหนดอะไรใหบาง ตองการอะไร มีตัวแปรอินพุตกี่ตัว
ในบางครง้ั จาํ เปนตองกําหนดระดับของลอจิกของอินพตุ และเอาตพ ตุ เอาไวกอ นใหแ นน อน

2. เขียนตารางความจริงของวงจรขึ้นมาตามความหมายของโจทย
3. เขียนแผนผังคารโ นหห รือสมการบลู ลนี จากตารางความจรงิ ตามความหมายโจทย
4. ใชท ฤษฎีบลู ลีนหรอื แผนผงั คารโนห ทําใหไ ดสมการมเี ทอมนอ ยท่ีสุด
5. ดดั แปลงสมการใหอยใู นรปู แบบทจี่ ะสามารถใชก บั เกตท่ีมีอยู
6. เขยี นวงจรลอจิก

ตวั อยา งที่ 6.14 จงออกแบบวงจรบวกแบบไมคิดตัวทดเขา ( Half Adder : HA) ขนาด 1 บิต
วิธีทาํ จากโจทยตองการใหออกแบบวงจรบวกเลขโดยไมมีการคิดตัวทดเขา และมีขนาดตัวแปรอินพุต
เทา กบั 1 บิตจาํ นวน 2 ตัว โดยทเี่ อาตพ ตุ จะมีผลท่ีเกดิ ขน้ึ ไดเทากับ 2 บิต เม่ือตัวแปร A = “1” และตัว
แปร B = “1” คอื 10 ดังนนั้ จึงสามารถนาํ มาเขยี นเปนฟงกชันการทาํ งานไดด ังนี้

อินพุต เอาตพุต
AB S Carry Out
00 00
01 10
10 10
11 01

จากตารางความจรงิ สามารถนํามาเขียนแผนผงั คารโนหเพื่อทําการลดทอนสมการ และนําไปเขียนเปน
ลอจิกไดอะแกรม ได

วงจรดจิ ติ อลและลอจกิ บทท่ี 6 วงจรเชิงจัดหมู 199

สาํ หรบั ฟงกชัน CarryOutput(A,B) = m(3)

ดังนั้น จะไดว า CarryOutput(A,B) = AB
สาํ หรับฟงกชัน S(A,B) = m(1,2)

ดังน้นั จะไดวา
S(A,B) = AB + AB
S(A,B) = A  B

นาํ สมการเอาตพ ตุ ท้ังสองมาเขียนลอจกิ ไดอะแกรม

รูปท่ี 6.46 วงจรบวกแบบไมค ดิ ตวั ทดเขา

ตวั อยางที่ 6.15 จงออกแบบวงจรบวกแบบคดิ ตัวทดเขา (Full Adder : FA) ขนาด 1 บิต
วธิ ที ํา

Carryin อินพตุ B เอาตพุต
0 A 0 S CarryOut
0 0 1 00
0 0 0 10
0 1 1 10
1 01

200 บทที่ 6 วงจรเชิงจัดหมู วงจรดิจิตอลและลอจกิ

100 1 0
101 0 1
110 0 1
111 1 1
จากตารางการทาํ งานของการบวกแบบ Full Adder สามารถนาํ มาเขยี นอยใู นรูปฟอรม แบบ
canonical ไดด งั ตอ ไปน้ี
Cout(Cin,A,B,) =m(3,5,6,7)
และ
S(Cin, A,B) = m(1,2,4,7)
นําฟง กชัน Cout มาเขียนตารางคารโนหแ ละทาํ การจัดกลุมเพ่อื ลดทอนสมการ

Cout = ACin + AB + BCin
หรอื

Cout =AB+ABCin +ABCin
Cout =AB+(A B)Cin
นําฟง กช นั S มาเขียนตารางคารโนห และทาํ การจดั กลมุ เพ่อื ลดทอนสมการ

วงจรดิจติ อลและลอจกิ บทท่ี 6 วงจรเชิงจดั หมู 201

CarryinA

S= (Carryin AB + CarryinAB) + (Carryin AB+ CarryinAB)
S= Carryin(AB + AB) + Carryin(AB+ AB)
S= Carryin(A B) + Carryin(A B)
S= Carryin  A B

BA CarryOut
Carryin

(ก) แบบที่ 1 S
CarryOut
BA

Carryin S

(ข) แบบท่ี 2
รปู ที่ 6.47 วงจรบวกแบบคิดตวั ทดเขา

202 บทท่ี 6 วงจรเชิงจดั หมู วงจรดจิ ติ อลและลอจกิ

6.6 สรปุ
ในสวนอินพุตและเอาตพุตของวงจรดิจิตอลที่ตองใชในการสอ่ื สารกับมนุษย มีวงจรเขารหัสอยูใน

สวนอินพุต ทําหนาที่เปล่ียนเลขฐานที่ไมใชเลขฐานสองใหเปนรหัสเลขฐานสองเพื่อนําไปประมวลผล
แลวแสดงออกท่ีเอาตพุตดวยวงจรถอดรหัส การเปลี่ยนเลขฐานสองใหเปนเลขฐานสิบใชตัวแสดงผล
3 แบบ คือ ใชหลอดไฟทมี่ ไี ส ไดโอดเปลง แสง หรอื ตัวแสดงผลทที่ ําจากผลึก

การสงผานสัญญาณในระบบดิจิตอลที่ตองการประหยัดสายสงจะใชการสงไปตามสายสงเดียวกัน
โดยที่ตนทางจะมีวงจรคัดเลือกขอมูลท่ีสงออกมรแตละชวงเวลาเรียกวา วงจรมัลติเพล็กเซอร เม่ือถึง
ปลายทางมีวงจรแยกสัญญาณออกเพอ่ื สงสัญญาณไปตามเอาตพ ุตทต่ี องการเรียกวงจรแยกสัญญาณนี้วา
ดีมัลติเพล็กเซอร การสงสัญญาณไปในระยะไกลๆ จําเปนตองมกี ารตรวจสอบขอ ผดิ พลาดดวยวงจรพาริตี้
ซึ่งมี 2 แบบ คอื วงจรพารติ ีค้ ู และวงจรพารติ ี้ค่ี

ภายในระบบดิจิตอลท่ีใชในอุปกรณตาง ๆ ที่ตองการคํานวณและเปรียบเทียบขอมูล มีวงจรที่ทํา
หนา ท่ีในการประมวลผล พ้ืนฐานของการคํานวณใชวงจรบวกเลขฐานสอง สวนการเปรียบเทยี บขอมูล
จะแสดงออกมาไดเ ปน 3 แบบ คอื มคี าเทา กนั นอ ยกวา หรอื มากกวา

วงจรดจิ ติ อลและลอจกิ บทท่ี 6 วงจรเชิงจัดหมู 203

แบบฝกหดั ทา ยบท

1. จงออกแบบวงจรตอไปนี้ ในรูปฟอรม Sum of Product
(1.1) f (A, B, C, D) = m (1, 3, 5, 7, 8, 9, 10, 11, 13, 15)
(1.2) f (A, B, C, D) = m (5, 6, 7, 8, 10, 11, 13, 14, 15)

2. จากสมการในโจทยข อ 1 ใหอ อกแบบวงจรในรูปฟอรม NAND gate
3. จงออกแบบวงจรตอ ไปนี้ โดยใช EX – OR gate เพยี งอยางเดยี ว

(5.1) f (A, B, C, D) = m (1, 2, 5, 6)
(5.2) f (A, B, C, D) = m (2, 3, 6, 7, 8, 9, 12, 13)
4. จงออกแบบวงจรแปลงรหสั เลขฐานสอง 4 บิต เปน รหสั เกรย 4 บติ
5. จงออกแบบวงจรตอไปนี้ โดยใช EX – OR gate เพียงอยางเดียว
f(A, B, C) = m (0, 1, 2, 3, 12, 13, 14, 15)

204 บทท่ี 6 วงจรเชิงจัดหมู วงจรดิจติ อลและลอจกิ

เอกสารอางองิ
บณั ฑิต บัวบูชา. 2545. ทฤษฎีและการออกแบบวงจรดจิ ติ อล. กรงุ เทพมหานคร : ฟส ิกสเ ซ็นเตอร.
มงคล ทองสงคราม. 2545. ดิจิตอลเบอ้ื งตน . กรงุ เทพมหานคร : รามาการพมิ พ.
รัฐวฒุ ิ ประทมุ ราช. 2545. การออกแบบวงจรดจิ ติ อล. กรุงเทพมหานคร : ซีเอ็ดยูเคชั่น จาํ กัด.
รงุ แสง เครือไวศยวรรณ. 2545. การออกแบบวงจรดิจิตอล. กรงุ เทพมหานคร : สมาคมสงเสริม

เทคโนโลย.ี
สมโชค ลักษณะโต. 2543. ปฏิบตั ิวงจรดิจติ อล 1. กรงุ เทพมหานคร : เอมพันธ จาํ กดั .
วิศวกรรมสถานแหงประเทศไทย. (2540). ศพั ทเ ทคนิควศิ วกรรมอเิ ลก็ ทรอนกิ ส. กรุงเทพมหานคร

: จุฬาลงกรณมหาวทิ ยาลยั .
Bignell James & Donavan. (2000). Digital Electronics. (4th ed.). New York : Delmar .
Kleitz, W. (1999). Digital Electronics. New Jersey : Prentice-Hall.
Mano, Morris P. (1991). Digital Design. Los Angeles : Prentice-Hall.
Reis, R.A. (1991). Digital Electronics through Project analysis. New York : Macmillan.
Tocci, R. J. , & Wildmer, N. S. (2001). Digital Systems. (8th ed.). New Jersey : Prentice-

Hall.

แผนบรหิ ารการสอนประจาํ บทท่ี 7
วงจรเชงิ ลาํ ดับ แลตชแ ละฟลปิ ฟลอป 4 ช่วั โมง

หัวขอ เนอ้ื หา

7.1 บทนาํ
7.2 วงจรเชิงลาํ ดับ
7.3 แนวคิดพน้ื ฐานของอุปกรณเ ก็บขอ มลู
7.4 นอร R – S แลตช
7.5 แนนด R – S แลตช
7.6 เกต R – S แลตช
7.7 D แลตช
7.8 D ฟลปิ ฟลอป
7.9 การกระตนุ ฟลปิ ฟลอป
7.10 T ฟลิปฟลอป
7.11 J - K ฟลิปฟลอป
7.12 ขาอนิ พตุ รีเซตและขาเคลยี ร
7.13 J – K ฟลิปฟลอปมาสเตอรส เลฟ
7.14 สรุป
แบบฝก หัดทายบท

วัตถปุ ระสงคเ ชงิ พฤตกิ รรม

เม่อื เรยี นจบเรือ่ งนแ้ี ลว ผเู รยี นจะมคี วามสามารถดงั นี้
1. อธบิ ายวงจรชนิดเชงิ ลาํ ดบั ได
2. อธิบายหลักการทาํ งานอุปกรณห นวยคามจาํ และแลตชได
3. อธบิ ายหลกั การทาํ งานของฟลิปฟลอปได
4. เขียนสเตทไดอะแกรมของวงจรเชงิ ลาํ ดบั ได

วธิ สี อนและกจิ กรรมการเรยี นการสอน

1. ผสู อนนาํ เขา สบู ทเรียน
2. แบงนกั ศกึ ษาออกเปน 5 กลุม แลวใหผเู รียนศกึ ษาเน้อื หาจากเอกสารประกอบการสอน
3. ใหผ เู รยี นแตละกลมุ เขียนแผนภาพแนวความคดิ แสดงภาพรวมของเนอ้ื หาของวงจรเชิงลาํ ดับ
4. ใหผเู รยี นทาํ ใบงานเรอื่ ง วงจรเชงิ ลาํ ดบั และฟลปิ ฟลอป

206 บทท่ี 7 วงจรเชิงลาํ ดบั แลตชและฟลปิ ฟลอป วงจรดจิ ติ อลและลอจกิ

5. ใหผ ูเรียนแตล ะกลมุ อภปิ รายเนื้อหา
6. ใหผ เู รยี นทาํ แบบฝก หัดทา ยบท เร่อื งวงจรเชิงลาํ ดับ
7. ผูส อนสรปุ เรอ่ื งวงจรเชิงลาํ ดับ

สอื่ การเรยี นการสอน

1. เอกสารประกอบการสอนเรอื่ ง วงจรเชงิ ลาํ ดบั
2. บอรด ทดลองดจิ ิตอลและลอจกิ
3. ใบงานเรอ่ื ง วงจรเชิงลาํ ดบั และฟลปิ ฟลอป
4. แบบฝก หดั ทา ยบท

การวดั ผล

1. สงั เกตการณเขา รว มกิจกรรมกลมุ
2. จากการปฏบิ ตั ิตามใบงาน
3. จากการทําแบบฝกหดั ทา ยบท

การประเมนิ ผล

1. ศกึ ษาเอกสารประกอบการสอนและทาํ กจิ กรรมไดแลว เสร็จภายในกาํ หนด
2. ปฏบิ ตั ิตามใบงานไดถ ูกตอง
3. ทาํ แบบฝก หดั ทา ยบทไดถ กู ตอ งไมนอยกวา รอ ยละ 80 เปอรเซน็ ต

วงจรดจิ ติ อลและลอจกิ บทที่ 7 วงจรเชิงลําดบั แลตชแ ละฟลปิ ฟลอป 207

บทที่ 7
วงจรเชงิ ลําดับ แลตชแ ละฟลปิ ฟลอป (Flip-Flop Latch and Sequence Circuit)

7.1 บทนํา
วงจรเชิงจัดหมูตามที่ไดกลาวมาแลวในบทที่ 6 ใชเปนอุปกรณในสวนการตัดสินใจโดยผลทางดาน

เอาตพุตจะข้ึนอยูกับการปอ นสญั ญาณเขาทางอินพตุ ยังมีวงจรดิจิตอลอีกแบบหนึ่งท่ีการปอนสัญญาณ
ทางอินพุตจะไมทําใหเกดิ ผลทเี่ อาตพ ุตทันที แตตอ งรอสัญญาณควบคุมมากระตนุ จึงจะทํางาน ตวั อยา ง
การใชง าน เชน การบวกเลข 2 จํานวนในเครื่องคอมพวิ เตอรตองมีการนําเอาคา ของตัวเลขท้ังสองไปเก็บ
ไวในหนวยความจํา การทํางานในลักษณะนี้ตองใชอุปกรณที่สามารถเก็บขอมูลหรือผลลัพธจากการ
คาํ นวณได อุปกรณที่ทําหนาท่ีน้ีมีช่ือเรียกวา อุปกรณเก็บขอ มูลหรือหนวยความจํา ซ่งึ มีอยู 2 ชนิด คือ
แลตช (Latches) และฟลิปฟลอป (Flip Flops) อุปกรณดังกลาวประกอบดวยวงจรเชิงจัดหมูที่ทํางาน
ตามจังหวะสัญญาณควบคุม วงจรดิจิตอลท่ีทํางานในลักษณะเชนนี้เรียกวา วงจรซีเควนเชียน
ซ่ึงประกอบดวยฟลิปฟลอปเปนพื้นฐาน ตัวอยางของวงจรซีเควนเชียน เชน วงจรนับ รีจิสเตอร
ชฟี รีจิสเตอร เปน ตน
7.2 วงจรเชิงลําดบั (Sequence Circuit)

วงจรเชิงลําดับเปนวงจรลอจิกที่มีการใชลอจิกเกตมาทํางานรวมกับอุปกรณดิจิตอลอิเล็กทรอนิกส
ที่ทําหนาท่ีในการเก็บขอมูลท่ีเรียกวาหนวยความจํา คือ แลตชและฟลิปฟลอป ซ่ึงจะมีโครงสราง
การทํางานดงั แสดงในรปู ที่ 7.1

X1 z1
Xn zm
Y1 Yr
y1 yr

รูปท่ี 7.1 โครงสรา งวงจรชนดิ เชงิ ลาํ ดบั

208 บทท่ี 7 วงจรเชิงลาํ ดับ แลตชและฟลิปฟลอป วงจรดจิ ติ อลและลอจกิ

รปู ที่ 7.1 แสดงโครงสรางวงจรเชิงลําดับ ประกอบดวยวงจรเชิงจัดหมูที่มีวงจรลอจิกเกต และ
หนวยความจํา (Memory) สําหรบั สวนท่ที าํ หนาที่เปนหนวยความจาํ จะทําหนาที่ปอ นสัญญาณทางดา น
เอาตพุตมายังดานอินพุตเรียกวา สัญญาณปอนกลับ (Feed Back) ดังนั้นเอาตพุตของวงจรจะข้ึนอยูกับ
ทง้ั อินพตุ ทปี่ อนเขา และขอมลู ท่ีเก็บไวในหนว ยความจาํ

สัญญาณอินพุตจากภายนอกที่ปอนใหกับวงจรเชิงลําดับเรียกวา สัญญาณอินพุต เขียนแทนดวย
ตัวอกั ษร xi โดยคา i = 1,2,3,…,n แทนจํานวนอินพุต

สญั ญาณเอาตพตุ จากวงจรเชิงลําดับ เขียนแทนดวยตัวอกั ษร zi โดยคา i = 1,2,3,…,m แทนจาํ นวน
เอาตพตุ

สัญญาณท่ีเอาตพุตจากวงจรหนวยความจําที่ปอนไปยังสวนอินพุตของวงจร จะเรียกวา Present
State หรือสถานะปจ จุบัน เขยี นแทนดวยตวั อักษร yi โดยคา i = 1,2,3,…,r แทนจํานวนสถานะปจจบุ นั

กรณีท่ีใชงานหนวยความจําเปนชนิด D Flip-Flop จะเรียกสัญญาณท่ีทําหนาที่เปนอินพุตของ
หนวยความจําวา Next State หรือสถานะถัดไป เขียนแทนดว ยตัวอักษร Yi โดยคา i = 1,2,3,…,r แทน
จํานวนสถานะถัดไป สําหรับหนวยความจําชนิดอื่นคาสถานะถัดไปจะเกิดข้ึนท่ีการทํางานของ
หนวยความจําหรือฟลปิ ฟลอปเทาน้ัน

สญั ญาณนาฬกิ า (Clock) ทาํ หนาท่กี ระตนุ การทํางานของฟลิปฟลอป ซึง่ อาจจะมีหรือไมมกี ไ็ ดแ ลวแต
ชนิดของวงจร สญั ญาณนาฬกิ าจะมลี ักษณะเปนพลั ส (Pulse) มกี ารนับชว งคาบเวลา 2 แบบ คอื

- นบั ชว งเวลาขอบขาลง (Negative Edge) ของสญั ญาณพัลส
- นับชวงเวลาขอบขาข้นึ (Positive Edge) ของสญั ญาณพัลส

(ก) ขอบขาลง (ข) ขอบขาขึน้

รูปที่ 7.2 การนบั ชว งเวลาสญั ญาณนาฬิกา

วงจรเชงิ ลาํ ดับโดยท่วั ไปสามารถแบงตามลักษณะของการทํางานของสญั ญาณออกไดเ ปน 2 ชนดิ คอื

1. วงจรซิงโครนัส (Synchronous Sequential) คือวงจรท่ีตองใชสัญญาณนาฬิกาในการกระตุน
จังหวะการทาํ งานของหนวยความจําพรอ มกันเสมอ

2. วงจรอะซิงโครนัส (Asynchronous Sequential) คือวงจรที่อาจจะมีหรือไมมีการกระตุนการ
ทาํ งานของหนว ยความจาํ ดว ยสัญญาณนาฬิกากไ็ ด ถามีการปอนสญั ญาณนาฬิกาจะตองมีหนวยความจํา
อยางนอ ย 1 ตวั ท่ีไมไ ดมกี ารตอ สญั ญาณรว มอยูด วยโดยตรง

วงจรดจิ ิตอลและลอจกิ บทท่ี 7 วงจรเชงิ ลําดับ แลตชแ ละฟลปิ ฟลอป 209

7.2.1ลักษณะสญั ญาณอินพตุ
สญั ญาณอินพุตจากภายนอกท่ปี อนใหกบั วงจรเชิงลําดบั จะแบงออกไดเปน 2 แบบ คอื
1. อินพตุ แบบระดบั สัญญาณ (Level logic) คอื ลอจิก “1” หรอื “0”
2. อินพุตแบบพัลส (Pulse Train) เปนชุดสัญญาณท่ีเขามาในชวงเวลาส้ันๆ ถาเปนวงจรที่มี

การใชสัญญาณนาฬิกากระตุนการทํางานจะมีการกําหนดความกวางของพัลสใหเทากับความกวาง
ของสญั ญาณนาฬกิ า

สาํ หรับการออกแบบวงจรแบบซิงโครนัสจะใชวธิ ีการออกแบบวงจรเหมือนกันสําหรับอินพุต
ที่เปนแบบระดับสัญญาณและพัลส สําหรับวงจรแบบอะซิงโครนัสถาสัญญาณอินพุตเปนแบบระดับ
จะเรียกวงจรชนดิ นีว้ าเปน Fundamental Mode และกรณที ่ีอินพุตเปนสัญญาณพัลสจะเรียกวา Pulse
Mode

7.2.2 ตารางสเตตและแผนภาพสถานะ
ในการอธิบายการทํางานของวงจรเชิงลาํ ดับจะใชต ารางสเตตและแผนภาพสถานะ ซง่ึ จะแสดง

ความสัมพันธระหวางสัญญาณอินพุตและการเปลี่ยนสถานะเอาตพุตประกอบดวย สถานะที่เรียกวา
ปจจุบัน (Present State : PS) และสถานะถดั ไป (Next State :NS) ของวงจร มกี ารเขียน 2 แบบคือ

1. แบบของ Mealy (Mealy Model)
การเขียนตารางสเตตแบบนี้จะมีลักษณะคลายกับแผนผังคารโนห เขียนดวยอินพุตและ

สถานะของปจ จบุ นั (PS) สวนคา ภายในตารางจะเขยี นแทนดว ยสถานะถดั ไปและเอาตพตุ ดังรปู ท่ี 7.3
แผนภาพสเตต มีลักษณะเปนรปู ภาพทใี่ ชลูกศรในการเชื่อมโยง หรือกําหนดทิศทางในการ

ทํางาน โดยจะเขียนสถานะปจจุบันและสถานะถัดไปลงในวงกลม หางลูกศรจะเปนตัวกําหนด
สถานะปจ จบุ นั (PS) สาํ หรับหัวลกู ศรจะกําหนดสถานะถัดไป (NS) และเขยี นระดับลอจกิ อนิ พตุ /เอาตพ ุต
กาํ กับทีต่ วั ลกู ศร

(ก) ตารางสเตต (ข) แผนภาพสเตต

รูปที่ 7.3 โครงสรา งตารางสเตตและแผนภาพสเตต

การเขียนสถานะปจ จุบนั และสถานะถัดไป สามารถเขยี นโดยการใชตวั อกั ษรหรอื ตวั เลขกไ็ ด

210 บทที่ 7 วงจรเชิงลําดับ แลตชแ ละฟลิปฟลอป วงจรดจิ ิตอลและลอจกิ

ตัวอยางท่ี 7.1 จากตารางสเตตทีก่ าํ หนดให จงเขียนเปนแผนภาพสเตตใหถกู ตอ ง

PS Input x
01
A D/0 C/1
B B/1 A/0
C C/1 D/0
D A/0 B/1

วธิ ที ํา จากตารางสเตตทีโ่ จทยกาํ หนดให เมอื่ นาํ มาพิจารณาจะพบวา มีสเตตประกอบดว ย A, B, C และ
D นาํ สถานะทงั้ 4 ไปเขยี นในวงกลมเพื่อเปนตัวแทนแสดงสถานะท้งั หมด

พจิ ารณาทส่ี ถานะ A
ถา อินพุต x = 0 จะทําให NS ไปยังสถานะ D และใหเอาตพ ตุ = 0 นําไปเขียนลูกศรโดยเรม่ิ จาก
สถานะ A ไปยงั สถานะ D และเขียนลอจิกกาํ กับท่ีลูกศรอินพุต/เอาตพ ตุ = 0/0
ถา อินพุต x = 1 จะทาํ ให NS ไปยังสถานะ C และใหเ อาตพ ุต = 1 นาํ ไปเขียนลกู ศรโดยเร่มิ จาก
สถานะ A ไปยังสถานะ C และเขียนลอจิกกํากบั ที่ลูกศรอินพตุ /เอาตพตุ = 1/1
พจิ ารณาที่สถานะ B
ถาอนิ พุต x = 0 จะทาํ ให NS ไปยังสถานะ B และใหเอาตพุต = 1 นําไปเขยี นลกู ศรโดยเริ่มจาก
สถานะ B ไปยังสถานะ B และเขยี นลอจกิ กํากับท่ีลกู ศรอนิ พตุ /เอาตพ ุต = 0/1
ถา อินพุต x = 1 จะทําให NS ไปยังสถานะ A และใหเ อาตพ ตุ = 0 นาํ ไปเขียนลกู ศรโดยเรมิ่ จาก
สถานะ B ไปยังสถานะ A และเขียนลอจิกกาํ กับท่ลี กู ศรอินพตุ /เอาตพ ตุ = 1/0
พจิ ารณาทส่ี ถานะ C
ถาอนิ พตุ x = 0 จะทาํ ให NS ไปยงั สถานะ C และใหเ อาตพ ตุ = 1 นาํ ไปเขียนลกู ศรโดยเริม่ จาก
สถานะ C ไปยังสถานะ C และเขียนลอจกิ กํากับทล่ี กู ศรอินพุต/เอาตพุต = 0/1
ถาอนิ พุต x = 1 จะทาํ ให NS ไปยงั สถานะ D และใหเอาตพุต = 0 นาํ ไปเขยี นลกู ศรโดยเรม่ิ จาก
สถานะ C ไปยงั สถานะ D และเขียนลอจิกกํากบั ที่ลกู ศรอนิ พุต/เอาตพุต = 1/0
พิจารณาทส่ี ถานะ D
ถาอินพุต x = 0 จะทําให NS ไปยังสถานะ A และใหเอาตพุต = 0 นาํ ไปเขียนลูกศรโดยเริ่มจาก
สถานะ D ไปยงั สถานะ A และเขียนลอจิกกาํ กบั ทลี่ กู ศรอนิ พตุ /เอาตพตุ = 0/0
ถาอนิ พตุ x = 1 จะทําให NS ไปยงั สถานะ B และใหเอาตพ ตุ = 1 นาํ ไปเขียนลกู ศรโดยเริ่มจาก
สถานะ D ไปยังสถานะ B และเขียนลอจิกกํากบั ทล่ี กู ศรอินพุต/เอาตพ ตุ = 1/1

วงจรดจิ ิตอลและลอจกิ บทท่ี 7 วงจรเชิงลําดับ แลตชแ ละฟลิปฟลอป 211

รปู ที่ 7.4 แผนภาพสเตตสาํ หรบั ตวั อยา งท่ี 7.1

ตวั อยา งท่ี 7.2 จากขอ มลู ในตารางสเตตตามตัวอยางที่ 7.1 ถา ปอนสัญญาณอินพุตเปนระดับลอจิกท่ีมี
คา เทา กับ x = 0110101100 ใหก ับวงจร โดยกาํ หนดใหว งจรเรม่ิ ทํางานท่ีสถานะปจ จุบัน (PS) = A จงหา
ลําดับของเอาตพุตและสถานะสดุ ทา ย
วิธที าํ ชวงเวลาที่ 1 (Time = 1) สถานะ PS = A อินพุตท่ีปอนเขาคือ 0 จากตารางสเตต NX = D
เอาตพ ตุ = 0 นาํ คา ทไ่ี ดม าเขียนลงตารางในคอลัมนที่ 1

ชวงเวลาที่ 2 (Time = 2) สถานะ PS = D อนิ พุตที่ปอนเขาคือ 1 จากตารางสเตต NX = B
เอาตพตุ = 1 นําคา ที่ไดม าเขยี นลงในตารางในคอลัมนท่ี 2

ชวงเวลาที่ 3 (Time = 3) สถานะ PS = B อินพุตท่ีปอนเขาคือ 1 จากตารางสเตต NX = A
เอาตพ ุต = 0 นําคาทไ่ี ดมาเขยี นลงในตารางในคอลัมนท ี่ 3

สาํ หรบั ในชวงเวลาอน่ื การพจิ ารณาจะมีลกั ษณะท่ีคลา ยกนั

Time 1 2 3 4 5 6 7 8 9 10 11
Input 0110101100
PS ADBADBBACCC
NS DBADBBACCC
Output 0100110111

ดงั นัน้ จงึ สรปู ไดว า เอาตพ ตุ จะมคี า เทา กับ 0100110111 และสถานะสุดทา ยจะอยทู ่ี C

212 บทที่ 7 วงจรเชิงลําดบั แลตชแ ละฟลิปฟลอป วงจรดิจติ อลและลอจกิ

2. แบบ Moore (Moore Model)
การเขียนแผนภาพสเตตแบบนี้จะใชตวั อักษรและตัวเลขเขียนลงในวงกลม โดยที่ตัวอักษร

แสดงถึงสเตตตางๆ สวนตัวเลขแสดงถึงเอาตพุต ณ เวลาน้ันๆ เชน A/0 หมายถึง ทสี่ เตต A เมื่อไดรับ
อินพุตแลว จะทาํ ใหเ อาตพตุ มีคา เทากบั 0 การเชื่อมโยงระหวา ง PS และ NS จะเช่อื มดว ยเสนตรงหรือเสน
โคงโดยมีหัวลูกศรกํากับไว และแตละเสนที่เช่ือมโยงกันจะมีตัวเลข ซึ่งแสดงถึงคาอินพุตท่ีจะตองปอน
ใหกับสเตตดวย Moore Model จะนิยมนํามาใชกับกรณีท่ีเอาตพุตของวงจรไมไดขึ้นอยูกับอินพุต
แตจะขึ้นอยูกับ PS เทานั้น ดังน้ันตารางสเตตและแผนภาพสเตตตามแบบของ Moore จึงเขียน
ไมเหมอื นกับแบบของ Mealy ดังน้ี

PS NS Output
X=0 X=1 Z
A CB 0
B BC 1
C CD 0
D DA 0

ซึง่ สามารถอธิบายการทาํ งานไดดงั น้ี
ถากําหนดให สเตต A เปน สถานะปจจบุ นั (PS) เมอื่ วงจรไดรับอินพุต
X = 0 จะทาํ ใหส ถานะถัดไป (NS) เปน C และเอาตพ ตุ เทากบั 0
X = 1 จะทาํ ใหสถานะถดั ไป (NS) เปน B และเอาตพ ตุ เทา กบั 0
ถา กาํ หนดให สเตต B เปนสถานะปจจุบนั (PS) เมื่อวงจรไดรับอินพุต
X = 0 จะทาํ ใหส ถานะถัดไป (NS) เปน B และเอาตพตุ เทา กับ 1
X = 1 จะทําใหสถานะถัดไป (NS) เปน C และเอาตพ ตุ เทา กับ 1
ถากําหนดให สเตต C เปน สถานะปจ จบุ นั (PS) เมอื่ วงจรไดร บั อินพตุ
X = 0 จะทําใหส ถานะถัดไป (NS) เปน C และเอาตพ ุตเทากบั 0
X = 1 จะทําใหสถานะถัดไป (NS) เปน D และเอาตพ ตุ เทากับ 0
ถา กาํ หนดให สเตต D เปนสถานะปจ จุบนั (PS) เมอ่ื วงจรไดรบั อนิ พุต
X = 0 จะทําใหส ถานะถัดไป (NS) เปน D และเอาตพ ตุ เทา กบั 0
X = 1 จะทําใหส ถานะถดั ไป (NS) เปน A และเอาตพุตเทา กบั 0

เมอ่ื นําขอมลู จากตารางสเตตแบบ Moore มาเขยี นแผนภาพสเตต จะได

วงจรดิจติ อลและลอจกิ บทท่ี 7 วงจรเชิงลําดับ แลตชและฟลิปฟลอป 213

รูปท่ี 7.5 แผนภาพสเตตตามแบบของ Moore Model
จากตารางสเตตแบบ Moore และแผนภาพสเตต ตามรูปท่ี 7.5 หากกําหนดให PS เทากับ B
และปอนอินพุตซีเควน x = 101100011 ใหกับวงจรแลวจึงเขียนสภาวะถัดไป (NS) และลําดับของ
เอาตพ ุต ไดด ังนี้
Input Sequence 1 0 1 1 0 0 0 1 1

PS B C C D A C B B C
NS C C D A C B B C D
Z 100000110
7.3 แนวคดิ พืน้ ฐานของอุปกรณเ กบ็ ขอ มูล (Memory Device)
แลตชและฟลปิ ฟลอป เปนอปุ กรณเ กบ็ ขอมูลท่ีมีคณุ สมบัติเฉพาะตัวคลา ยกัน เม่อื วงจรไดร ับสัญญาณ
อนิ พุตที่เหมาะสมจะทําใหเอาตพุตของวงจรคงสถานะนั้นๆ ตลอดไป ถงึ แมวาสัญญาณอินพุตจะคงอยู
หรือไมก็ตาม เมื่อตองการเปลี่ยนสถานะที่เอาตพุตตองปอนสัญญาณอีกแบบหน่ึงท่ีเหมาะสมทางดาน
อนิ พตุ อีกคร้งั หนึง่ ลักษณะทส่ี าํ คญั อีกอยางหน่งึ ของแลตชแ ละฟลปิ ฟลอปคือ มีเอาตพ ตุ จํานวน 2 ขา ที่มี
คา ลอจิกตรงกันขามโดยกําหนดใหเ ปน Q และ Q ดังรปู ที่ 7.6

Q

รปู ท่ี 7.6 สญั ลกั ษณข องอปุ กรณเก็บขอ มลู

214 บทที่ 7 วงจรเชิงลาํ ดบั แลตชแ ละฟลปิ ฟลอป วงจรดจิ ติ อลและลอจกิ

การทํางานของอุปกรณเกบ็ ขอมูลมี 2 แบบ คือ เซตจะทําให Q เปนลอจิก 1 และ Q เปนลอจิก 0
สว นในการรเี ซตจะทาํ ให Q เปน ลอจกิ 0 และ Q เปน ลอจกิ 1

อุปกรณเก็บขอมูลแลตชและฟลิปฟลอปมีขอแตกตางกันคือ แลตชจะใชการปอนสัญญาณอินพุต
โดยตรง ซ่ึงสวนมากจะมีอินพุตเพียง 2 ขา เทานั้น สวนฟลิปฟลอปจะใชการปอนสัญญาณอินพุตกับ
สัญญาณควบคุม จึงอาจมีอินพุตมากกวา 2 อินพุตก็ได และสามารถปอนสัญญาณอินพุตควบคุม
เพื่อกําหนดสถานะของเอาตพุตไดโดยตรง ดวยอินพุตรีเซต (Reset) เซต (Set) หรือพรีเซต (Preset)
โดยไมจาํ เปน ตองปอนสญั ญาณที่อนิ พุตพรอมกับสัญญาณควบคมุ
7.4 นอร R – S แลตช (Nor R-S Latch)

อุปกรณเก็บขอมูลท่ีเปนพ้ืนฐานสําคัญคือ R – S แลตช มีสัญลักษณดังรูปท่ี 7.7 ดา นอินพุตเปน R
และ S ชือ่ ขา R กบั S ไดมาจากการทํางานเซต (Set : S) กบั รเี ซต (Reset : R) เมอ่ื อยูในสภาวะเซตจะทํา
ใหเ อาตพุต Q เปนลอจิก 1 และในสภาวะรีเซตที่ Q จะเปนลอจกิ 0

Q

รปู ท่ี 7.7 สญั ลักษณข องนอรเ กต R – S แลตช
รปู ท่ี 7.7 ใชน อรเ กต 2 ตวั ตอเปนวงจรใหทํางานเปน R – S แลตช โดยเอาตพ ุตของนอรเกตตวั หนึ่ง
จะตอเขากับอนิ พุตของอกี ตัวหนึง่ สลับกัน
การทาํ งานของแลตชเ มอื่ ตองการเซต ตอ งปอ นลอจิก 1 เขา ท่ีขาก S ลอจิก 0 เขาทีข่ า R เมอื่ ตอ งการ
รเี ซตตองปอนลอจิก 0 เขาท่ีขา S ลอจิก 1 เขาที่ขา R ในกรณีที่มีการปอนลอจิก 0 เขาที่ขา R และ S
พรอ มกันจะทาํ ใหขอ มูลที่เอาตพ ุตคงเดิม (hold) และในกรณที ข่ี า R และ S เปนลอจิก 1 ทัง้ คพู รอ มๆ กนั
แลตชจะอยูในสภาวะที่ไมพึงประสงค (prohibit) ทําใหเอาตพุตเปน 0 ท้ังคู ดังนั้นแลตช R – S
จงึ นํามาใชใ นสภาวะเซตและรีเซตเทาน้นั ดงั ตารางท่ี 7.1

วงจรดจิ ิตอลและลอจกิ บทที่ 7 วงจรเชิงลําดบั แลตชแ ละฟลปิ ฟลอป 215

N1

N2 Q

รปู ท่ี 7.8 นอรเกต R – S แลตช

ตารางที่ 7.1 ตารางความจริงของนอรแ ลตช

S R โหมดการทาํ งาน Q Q
0 0 Hold  
0 1 Reset 0 1
1 0 Set 1 0
11 prohibit 00

ตัวอยางที่ 7.3 จากรูปท่ี 7.9 (ก) เปนรูปคล่ืนที่ปอนเขาขา S และ R ของนอรเกต R –S แลตช จงเขยี น
โหมดการทาํ งานในแตละชว งเวลา และเขยี นรูปคล่นื ทเ่ี อาตพ ุต Q

V TP TP TP TP TP TP TP
abcdef g

S1 0 0 0 1 0 1
V t

R0 0 1 0 0 1 1 Q
t
(ข) สัญลกั ษณ
(ก) รูปคลนื่

รปู ที่ 7.9 รปู คล่ืนอินพุตท่ปี อ นเขา นอรเกต R – S แลตช

วธิ ที ํา พิจารณารูปคลน่ื ที่ปอนเขาขา R และ S ทาํ ใหไดเอาตพ ุต ในชว งเวลาตางๆ ตามรปู ที่ 7.10

216 บทที่ 7 วงจรเชิงลาํ ดับ แลตชและฟลิปฟลอป วงจรดิจติ อลและลอจกิ

รปู ที่ 7.10 รปู คลื่นท่เี อาตพ ตุ Q ตามตวั อยา งท่ี 7.3
คาํ อธิบาย
ชวงเวลา

a อินพตุ S = 1 และอนิ พตุ R = 0 เปนการทํางานในโหมดเซตไดเ อาตพ ตุ Q เปนลอจกิ 1
b อินพุต S = 0 และอนิ พตุ R = 0 เปน การทํางานในโหมดโฮลไดเอาตพ ตุ Q ยงั คงเปนลอจิก 1
c อนิ พตุ S = 0 และอนิ พุต R = 1 เปนการทํางานในโหมดรเี ซตไดเอาตพตุ Q เปนลอจกิ 0
d อินพุต S = 0 และอินพตุ R = 0 เปนการทํางานในโหมดโฮล เอาตพตุ จึงเปนลอจกิ 0 เหมือนเดมิ
e อินพุต S = 1 และอนิ พตุ R = 0 เปน การทํางานในโหมดเซต ไดเอาตพตุ Q = 1
f อนิ พุต S = 0 และอินพุต R = 1 เปนการทาํ งานในโหมดรเี ซต ไดเ อาตพตุ Q = 0
g อนิ พตุ S = 1 และอนิ พุต R = 1 เปน การทาํ งานในโหมดทไ่ี มพึงประสงค ไดเ อาตพตุ Q

เปน ลอจกิ 0
7.5 แนนด R – S แลตช (NAND R-S Latch)

การตอวงจร R – S แลตช สามารถตอจากแนนดเกต 2 ตัว ตามรปู ที่ 7.11 มลี กั ษณะการทาํ งานทตี่ า ง
จากนอรเ กต R – S แลตช ดงั นี้

วงจรดจิ ติ อลและลอจกิ บทท่ี 7 วงจรเชงิ ลําดับ แลตชและฟลิปฟลอป 217

S

RQ

รูปท่ี 7.11 แนนดเกต R – S แลตช
พิจารณาการทํางานของแนนด R – S แลตช จากตารางที่ 7.2 ในสภาวะเซต Q เปนลอจิก 1 ตอง
ปอนลอจิก 0 เขา ทข่ี า S และลอจกิ 1 เขาที่ขา R สว นในสภาวะรเี ซต Q เปน ลอจิก 0 ตองปอนลอจิก 1
เขา ที่ขา S และลอจิก 0 เขาที่ขา R ในบรรทัดสุดทายเปน การทํางานในโหมดโฮล ตองปอ นลอจิก 0
เขาทข่ี า S และ R จะไดเอาตพุตคงเดมิ ในกรณที ข่ี า S และ R เปน ลอจิก 0 ท้งั คจู ะทํางานในโหมด
ท่ไี มพ งึ ประสงค ทาํ ใหเอาตพตุ Q และ Q เปน ลอจิก 1 ท้งั คู

S

RQ

รูปท่ี 7.12 สญั ลกั ษณแ นนด R – S แลตช

ตารางท่ี 7.2 โหมดการทาํ งานของแนนดแลตช

S R โหมดการทาํ งาน Q Q
00 prohibit 11
0 1 set 1 0
1 0 reset 0 1
1 1 hold X X

สญั ลกั ษณของแนนด R – S แลตช แสดงในรูปที่ 7.11 จะสังเกตเห็นไดวาทีข่ าอินพุตมีวงกลมขนาด
เลก็ อยดู ว ย แสดงใหทราบวา ขาอนิ พุตตอ งกระตนุ ดว ยลอจิก 0

218 บทท่ี 7 วงจรเชิงลาํ ดับ แลตชและฟลปิ ฟลอป วงจรดิจติ อลและลอจกิ

ตวั อยา งท่ี 7.4 เม่อื ปอนสญั ญาณเขาที่ขา S และ R ตามรูปที่ 7.13 (ก) เขาทอ่ี นิ พุตของแนนด R – S
แลตช จงเขยี นโหมดการทํางานในแตล ะชวงเวลาและเขยี นรูปคลนื่ ท่ีเอาตพ ุต Q

S

S RQ
R
(ข) สัญลกั ษณ
(ก) รูปคลนื่

รูปท่ี 7.13 รปู คลนื่ และสัญลกั ษณตามตวั อยา งท่ี 7.4

วธิ ที าํ พจิ ารณาลอจิกทอี่ ินพตุ ขา S และ R แลว นํามาพจิ ารณากบั ตารางท่ี 7.2 จะไดโหมดการทาํ งาน
และรปู คล่นื ท่เี อาตพ ตุ Q ตามรปู ท่ี 7.14

S
R

รปู ที่ 7.14 รูปคลืน่ ทีเ่ อาตพุต Q ตามตวั อยา งท่ี 7.4
7.6 เกต R – S แลตช (Gate R-S Latch)

การทาํ งานของ R – S แลตช ตามทไ่ี ดกลาวมาแลว จะใหเ อาตพ ุตออกมาทันทีเมอื่ มกี ารเปลี่ยนลอจกิ
ทางดานอินพุตตามเง่ือนไขท่ีกําหนดในตารางความจริง วงจรดิจิตอลที่ใชงานจริงตองมีการควบคุม
การทาํ งานใหเ กดิ ความสมั พันธก บั สวนตางๆ ของวงจร จึงตองมสี ญั ญาณนาฬกิ ามาควบคมุ การทํางานโดย
ใชแนนดเกต 2 ตัว มาตอเพิ่มตามรูปท่ี 7.15 เพื่อควบคุมการทํางานของ R – S แลตช ดวยการปอน

วงจรดจิ ิตอลและลอจกิ บทท่ี 7 วงจรเชิงลําดับ แลตชและฟลปิ ฟลอป 219

สัญญาณเขาท่ีขาอิเนเบิล (enable : EN) เรียกวงจรแลตชแบบใหมน้ีวา เกต R – S แลตช มีสัญลักษณ
และตารางความจรงิ ดงั รูปที่ 7.16

S

RQ

รูปท่ี 7.15 การรวมเกตอเิ นเบลิ เขา กบั R – S แลตช

Q

(ก) สญั ลกั ษณ

อนิ พุต R โหมดการทาํ งาน เอาตพ ตุ
EN S 0 Hold QQ
1 Reset
0 0 Set คงเดิม
1 prohibit
0 01
1 (ข) ตารางความจรงิ 10
1 11

รปู ท่ี 7.16 เกต R – S แลตช

220 บทที่ 7 วงจรเชิงลําดบั แลตชแ ละฟลปิ ฟลอป วงจรดิจติ อลและลอจกิ

ตัวอยางที่ 7.5 เม่ือสัญญาณ S R และ EN ตามรูปที่ 7.17 (ก) ปอนเขาที่อินพุตของเกต R – S แลตช
ตามรปู ที่ 7.17 (ข) จงเขยี นโหมดการทํางานในแตล ะชวงเวลาและเขียนรูปคล่นื ท่ี Q

Q

(ก) รูปคลืน่ ทป่ี อ นเขา ขา S ขา R และขา EN (ข) สัญลักษณ

รูปท่ี 7.17 รปู คล่ืนและสญั ลกั ษณตามตวั อยา งที่ 7.5

วธิ ที าํ พิจารณาระดับแรงดันของรูปคลื่นของขา S และ R จากรูปที่ 7.17 (ก) แลวนําไปพิจารณากับ
ตารางรปู ท่ี 7.17 (ข) เพอ่ื เขยี นรปู คลน่ื ท่ีเอาตพตุ และบอกชอื่ โหมดการทาํ งานไดต ามรปู ที่ 7.18 จะเห็นได
วาในโหมด  และ ขา EN ถูกกระตุนดวยลอจิก 1 สวนโหมด  และ  ขา EN ถูกกระตุนดวย
ลอจกิ 0

รูปที่ 7.18 รูปคลนื่ ที่เอาตพตุ ตามตวั อยา งที่ 7.5

วงจรดจิ ติ อลและลอจกิ บทที่ 7 วงจรเชงิ ลําดับ แลตชและฟลปิ ฟลอป 221

7.7 D แลตช (D-Latch)
แนนด R – S แลตช ทีผ่ านมาแลว เม่อื ปอ นลอจิก 1 หรอื ลอจกิ 0 เขาท่ขี าอนิ พุตพรอ มๆ กนั จะทําให

เกดิ สภาวะทไ่ี มตองการเกิดขน้ึ ทําใหไ มส ามารถคาดคะเนไดว าเอาตพตุ จะออกเปนลอจิกใด เพอื่ หลีกเล่ยี ง
ไมใหเกดิ สภาวะเชน น้ีจงึ นําอนิ เวอรเตอรม าตอ เขา ระหวา งขา R และขา S ไดเปนวงจรตามรปู ที่ 7.19 ขาท่ี
ปอนขอมูลเขาจะเปนขา S เพียงขาเดียวและเรียกชื่อใหมเปนขา D (Data Input) วงจรในลักษณะน้ี
เรียกวา D แลตช มีสญั ลักษณต ามรูปท่ี 7.20 (ก) และมตี ารางความจริงตามรูปที่ 7.20 (ข) เอาตพุตยงั คง
เปน Q และ Q การทาํ งานที่ขา EN ตองเปน ลอจิก 1 จึงจะมกี ารสง ขอมลู จากขา D ไปออกทีเ่ อาตพตุ Q

แลตชชนิดน้ีมีชื่อเรียกอีกอยางหนึ่งวา แลตชขอมูล (Data Latch) เพราะสามารถเก็บขอมูลไวได
ถานํา D แลตช หลายๆ ตัว มาตอ รวมกันจะเก็บขอมูลของเลขฐานสองไดหลายบิตและเรียกวงจรที่เก็บ
ขอมลู น้ีวา รีจสิ เตอรเ ก็บขอ มลู (Storage Register)

Q

รปู ที่ 7.19 วงจร D แลตช

อนิ พุต เอาตพุต
D ENABLE Q Q
00 คงเดิม
0 1 01
Q 10 คงเดมิ
1 1 10
(ก) สัญลักษณ (ข) ตารางความจรงิ

รูปที่ 7.20 D แลตช

222 บทที่ 7 วงจรเชิงลําดบั แลตชและฟลิปฟลอป วงจรดจิ ติ อลและลอจกิ

ตัวอยา งท่ี 7.6 กําหนดใหร ปู คลนื่ ท่ีปอนเขา ขา D และขา EN เปน ไปตามรปู ที่ 7.21 (ก) เมื่อปอนเขา ทข่ี า
อินพุตของแลตชข อ มลู ทแ่ี สดงในรปู ท่ี 7.21 (ข) จงเขียนรปู คลืน่ ท่ี Q

(ก) รูปคล่นื ทข่ี า D และ EN Q

(ข) สัญลักษณ

รปู ท่ี 7.21 รูปคลืน่ และสญั ลกั ษณตามตวั อยา งท่ี 7.6

วิธที ํา ใชตารางรูปที่ 7.20 (ข) พิจารณารูปคลื่นท่ีปอนเขาขา D และ EN แลวนํามาเขียนรูปคลื่น
ท่ีเอาตพุต ไดตามรูปท่ี 7.22 มีขอสังเกตวาการสงถายขอมูลจากขา D ไปออกท่ีเอาตพุต Q จะเกิดข้ึน
ในชวงทขี่ า EN เปน ลอจกิ 1

รปู ที่ 7.22 รูปคลื่นที่เอาตพ ุตตามตวั อยา งที่ 7.6
7.8 D ฟลปิ ฟลอป (D Flip-Flop)

ในขอ ท่ี 7.3 – 7.7 ไดอธิบายถึงการทํางานของอปุ กรณเก็บขอ มูลที่เรยี กวา แลตช ยังมีอุปกรณเ ก็บ
ขอ มูลอกี ชนิดหนง่ึ เรียกวา ฟลปิ ฟลอป มีลักษณะคลายกับแลตช คือมเี อาตพุต 2 ขา ท่มี ีลอจกิ ตรงกันขาม
ตางกนั ทข่ี าอิเนเบลิ แลตชใชข านใ้ี นการกระตนุ การทาํ งานแตฟลปิ ฟลอปจะใชส ญั ญาณนาฬกิ าซงึ่ มีความถ่ี
คงท่ีมาควบคมุ การทํางานของฟลปิ ฟลอป ขาท่ที าํ หนาทน่ี ้มี ีช่ือวา CLK (clock)

รูปที่ 7.23 (ก) เปนวงจร D ฟลปิ ฟลอปทดี่ ัดแปลงมาจากวงจร D แลตช โดยตอ วงจร RC เขาระหวาง
ขา CLK กับขา EN D ฟลิปฟลอปมีสัญลักษณต ามรูปที่ 7.23 (ข) การทาํ งานของ D ฟลิปฟลอป เมอื่ ปอน
สญั ญาณนาฬกิ าในชวงทเ่ี ปน ลอจิก 1 เขาท่ีขา CLK ผานวงจร RC จะใหพ ัลสทเ่ี ปนชวงบวกมียอดแหลม

วงจรดิจติ อลและลอจกิ บทท่ี 7 วงจรเชิงลําดบั แลตชแ ละฟลปิ ฟลอป 223

ตามรูปท่ี 7.23 (ค) แลวปอนเขาขา EN ทําใหมีการสงถายขอมูลจากขาอินพุต D ไปออกท่ีเอาตพุต Q
ในเวลารวดเร็ว การสง ถา ยขอ มลู จะเกิดขนึ้ ในชวงขอบขาขนึ้ (Leading Edge) ตัวอยางของ D ฟลปิ ฟลอป
เชน ไอซเี บอร 7474 มีตําแหนงขา ตารางความจรงิ ดังรปู ที่ 7.23 (ง) และ 7.23 (จ) สวนการทํางานของ
ขา PR และขา CLR จะไดก ลา วในหวั ขอ 7.11 เน่ืองจากขอ มลู ท่ปี อนเขาขา D ตองรอใหส ัญญาณนาฬกิ า
เปนลอจิก 1 กอนจึงมีการสงถายขอมูลได การทํางานในลักษณะเชนนี้จึงเรียกฟลิปฟลอปชนิดนี้วา
ฟลปิ ฟลอปหนว งเวลา (Delay Flip - Flop)

Q
Q

(ก) วงจร (ข) สญั ลกั ษณ

VCC CLR 2 2Q

V

CLOCK tQ Q
1Q
V t

เอาตพุตของ RC CLR 1
วงจร RC

(ค) รปู คลน่ื ท่ีปอ นเขา ขาอเิ นเบิล (ง) ตําแหนง ขา

รูปที่ 7.23 D ฟลปิ ฟลอป

224 บทท่ี 7 วงจรเชิงลาํ ดับ แลตชแ ละฟลปิ ฟลอป วงจรดจิ ติ อลและลอจกิ

INPUTS OUTPUTS
MODE OF OPERATION ASYNCRONOUS SYNCRONOUS QQ
ASYNCRONOUS SET PR CLR CLK D 10
ASYNCRONOUS RESET 0 1  01
PROHIBITED 1 0 11
SET 0 0   10
RESET 1 1  01
1 1 
1
0

(จ) ตารางการทาํ งาน

รปู ที่ 7.23 (ตอ)

7.9 การกระตุนฟลปิ ฟลอป (Ticker Flip-Flop)
สัญญาณนาฬกิ าที่ใชกระตนุ เกต R–S แลตช และ D แลตช ตามท่ีไดอธิบายมาแลว จะเกิดขน้ึ ขณะท่ี

สัญญาณนาฬิกาเปนลอจิก 1 โดยตอวงจร RC เขาที่ขา CLK ของฟลิปฟลอป วงจรน้ีจะกระตุนใหเกต
ทํางานในชวงท่ีสัญญาณนาฬิกาเปล่ียนจากลอจกิ 0 เปนลอจิก 1 แตการกระตุนอาจทําในชวงท่ีมีการ
เปลีย่ นจากลอจกิ 1 เปน ลอจิก 0 ก็ไดแลวแตช นดิ ของฟลิปฟลอป ซง่ึ จะไดกลา วตอไป

7.9.1 ขอบการกระตนุ สญั ญาณนาฬกิ าตามรปู ท่ี 7.24 ในแนวนอนแทนชวงระยะเวลา สวนในแนวต้ัง
แทนระดับแรงดัน (+5 V สําหรบั ทีทีแอล) เร่ิมจากดา นซายมอื สัญญาณเปนลอจิก 0 เมือ่ ถึงชวงพัลส A
ไดเ ปน ลอจกิ 1 เปนการเปลีย่ นจากลอจกิ 0 เปนลอจิก 1 เรียกวา ขอบขาขึ้น

ท่ขี อบดานขวาของพัสส A ระดับแรงดนั จะเปล่ียนจาก +5 V เปน 0 V เปนการเปลี่ยนจากลอจิก 1
เปน ลอจิก 0 เรยี กวา ขอบขาลง ดงั น้ันการทํางานของฟลปิ ฟลอปจึงถูกกระตุนดวยสัญญาณนาฬกิ าทีข่ อบ
ขาขึน้ หรอื ขอบขาลง

รูปท่ี 7.24 ขอบการกระตุน

วงจรดิจติ อลและลอจกิ บทที่ 7 วงจรเชิงลําดับ แลตชและฟลปิ ฟลอป 225

รปู ท่ี 7.25 รูปคลนื่ เอาตพ ตุ Q เม่อื กระตุนฟลิปฟลอปทข่ี อบขาขนึ้
ฟลิปฟลอปบางชนิดจะสงถายขอมูลจากอินพุตไปยังเอาตพุตในขอบขาลง ตามรูปที่ 7.25 แสดง
รูปคล่นื เอาตพุตท่ี Q ของฟลิปฟลอป ที่เกดิ การเปลี่ยนแปลงเมือ่ สญั ญาณนาฬกิ าเปลี่ยนจากลอจิก 1 เปน
ลอจกิ 0

รูปท่ี 7.26 รูปคลน่ื ท่ีเอาตพ ุต Q เมือ่ กระตนุ ฟลปิ ฟลอปที่ขอบขาลง
7.9.2 ระดับการกระตุน อุปกรณเก็บขอมูลบางชนิดจะถูกกระตุนดวยระดับแรงดันของคลื่น
รูปสี่เหลีย่ ม ตามตวั อยางในรปู ท่ี 7.27 แสดงดวยระดับลอจกิ 1 และระดบั ลอจกิ 0 การกระตนุ ฟลปิ ฟลอป
จะใชแบบใดแบบหนึง่ เทานั้นสาํ หรับฟลปิ ฟลอปแตล ะตัว

รูปที่ 7.27 ระดบั การกระตุน
การกระตนุ ฟลปิ ฟลอปใหทาํ งาน สรปุ ไดเปน 4 แบบ ดงั รูปที่ 7.28

226 บทที่ 7 วงจรเชิงลําดับ แลตชแ ละฟลิปฟลอป วงจรดิจติ อลและลอจกิ

Q Q

(ก) ท่ีระดับลอจกิ 1 (ข) ทรี่ ะดับลอจิก 0

Q Q

(ค) ขอบขาข้นึ (ง) ขอบขาลง

รปู ที่ 7.28 วธิ ีการกระตุนดว ยสญั ญาณนาฬิกา

7.10 T ฟลปิ ฟลอป (T Flip-Flop)
การใชงานในบางลักษณะตองการใหฟลิปฟลอปเปลี่ยนเอาตพุตเปนตรงขามทุกครัง้ ที่มีการปอน

สญั ญาณเขาทอี่ ินพตุ ฟลิปฟลอปทีม่ ีคุณสมบตั แิ บบนเี้ รียกวา T (Toggle) ฟลปิ ฟลอปมสี ัญลกั ษณ ดังรูปท่ี
7.29 มีขาอนิ พุต T สําหรบั ปอ นสญั ญาณนาฬกิ าเขา ไปสวนเอาตพตุ มี 2 ขา คอื Q และ Q

สัญญาณนาฬกิ า T Q
ปอนเขา Q

รปู ที่ 7.29 สัญลักษณข อง T ฟลปิ ฟลอป
ในรูปท่ี 7.30 เปนวงจร T ฟลิปฟลอป ท่ใี ชเ กตมาตอรวมกัน การตอ วงจรจะนําเอาตพ ุต Q มาตอ
กับขา G1 และเอาตพุต Q ตอ กับขา G2
การทํางานของ T ฟลิปฟลอป เริ่มจากฟลิปฟลอปรีเซตทําให Q เปนลอจิก 1 ถูกปอนกลับมา
ทีอ่ นิ พตุ G1 ในเวลาเดียวกัน ลอจิก 0 ทเ่ี อาตพตุ Q จะถกู ปอนกลับมาทข่ี าอนิ พุต G2 สญั ญาณที่ปอนกลับ
น้ีจะทําใหฟลิปฟลอปเปลี่ยนคาลอจกิ ทีเ่ อาตพ ุตเปนตรงกันขามหลังจากมสี ัญญาณนาฬิกาเขามา ทําให

วงจรดิจิตอลและลอจกิ บทท่ี 7 วงจรเชิงลําดับ แลตชและฟลิปฟลอป 227

ลอจิก 0 ที่ Q ถูกปอนมาที่อินพุต G1 และเอาตพุต Q จะปอนลอจกิ 1 กลบั มาที่อินพตุ G2 ทําใหฟลิป-
ฟลอปกลบั ไปทาํ งานในโหมดรเี ซต หลงั จากทมี่ สี ญั ญาณนาฬกิ าปอนเขา มา

G1 G3

G2 G4 Q

รปู ท่ี 7.30 วงจร T ฟลปิ ฟลอป
จากการปอนสัญญาณนาฬิกา 2 พัลส จะทําใหลอจกิ ทีเ่ อาตพุตกลับมาเปนลอจิกเดมิ เชน จาก Q
เปนลอจิก 0 เปลย่ี นเปนลอจิก 1 และกลับมาเปนลอจิก 0 อีกคร้งั หน่ึง การทํางานในลักษณะน้ีเปนการ
หารความถ่ี เม่ือตอ T ฟลปิ ฟลอปหลายๆ ตัวใชเปน วงจรหารความถ่ีได
7.11 J - K ฟลิปฟลอป (J-K Flip-Flop)
J - K ฟลิปฟลอปเปนฟลิปฟลอปเอนกประสงคเพราะทํางานไดหลายอยาง เชน เปนเกต R – S
แลตช D ฟลิปฟลอป หรือ T ฟลิปฟลอป J - K ฟลิปฟลอป มขี าอนิ พตุ 3 ขา คือ ขา J กับ K และขา CLK
สาํ หรับปอนสญั ญาณนาฬกิ า สวนเอาตพ ตุ มขี า Q กบั Q ดงั รปู ที่ 7.30 ขาอินพตุ J เทียบไดก บั ขาอนิ พตุ
S สวนขา K เทียบไดกับขาอินพุต R การทํางานของ J - K ฟลิปฟลอป คลายกับ R - S แลตช ตางกัน
ในโหมดทไี่ มพงึ ประสงคมีการแสดงผลทแ่ี นน อน

Q

รปู ท่ี 7.31 สัญลักษณข อง J - K ฟลปิ ฟลอป

228 บทที่ 7 วงจรเชิงลาํ ดับ แลตชและฟลปิ ฟลอป วงจรดิจติ อลและลอจกิ

วงจร J - K ฟลิปฟลอป ประกอบดวย นอร R – S แลตช และแอนดเกต 3 อนิ พตุ 2 ตัว ตอ กนั ตาม
วงจรในรูปท่ี 7.32 (ก) มีการทาํ งานแสดงในตารางความจรงิ ตามรปู ที่ 7.32 (ข) มโี หมดการทาํ งาน 4 กรณี
ดงั นี้

7.11.1 ในกรณีที่ขา J และขา K เปนลอจิก 0 แลวมีการปอนสัญญาณนาฬิกาเขามาในชวงท่ีเปน
ลอจิก 1 จะทําใหเ อาตพุตคงเดมิ เปนการทาํ งานในโหมดคงเดิม (Hold Mode)

7.11.2 ในกรณีที่ขา J เปนลอจิก 1 ขา K เปนลอจิก 0 เม่ือมีสัญญาณนาฬิกาเขามาในชวงท่ีเปน
ลอจกิ 1 สญั ญาณลอจิก 1 ทข่ี า J และลอจิก 0 ท่ีขา K จะถูกสงออกท่ีเอาตพ ุต Q และ Q ไดเ ปนลอจิก
1 และ 0 ตามลําดับ เรยี กวาการทํางานในโหมดเซต (Set Mode)

7.11.3 ในกรณีท่ีขา J เปนลอจิก 0 ขา K เปนลอจิก 1 เมื่อมีสัญญาณนาฬิกาปอ นเขา มาลอจิก 0
ท่ีขา J และลอจิก 1 ที่ K จะถูกสงออกท่ีเอาตพุต Q และ Q ตามลําดับ เปนการทํางานในโหมดรีเซต
(Reset Mode)

7.11.4 ในกรณีที่ขา J และขา K เปนลอจิก 1 เมื่อมีสัญญาณนาฬิกาปอนเขามาเปนลอจิก 1
เอาตพตุ จะเปลี่ยนสภาวะเปนตรงขาม เรียกวา ทาํ งานในโหมดท็อคเกิล (Toggle Mode)

Q

(ก) วงจรลอจิก

อินพุต K เอาตพ ุต โหมดการทาํ งาน
CLK J 0 Q Q ผลที่เอาตพ ตุ
1 Hold
0 0 คงเดิม คงเดมิ Reset
0 1 Set
1 01 รเี ซต toggle
1
10 เซต

ตรงขาม ตรงขา ม

(ข) ตารางความจริง
รูปท่ี 7.32 J – K ฟลิปฟลอป

วงจรดิจติ อลและลอจกิ บทท่ี 7 วงจรเชงิ ลําดบั แลตชและฟลปิ ฟลอป 229

การตอ J – K ฟลปิ ฟลอปใหทาํ งานเปน D ฟลิปฟลอป แสดงดังรูปท่ี 7.33 (ก) และ T ฟลิปฟลอป
แสดงดังรูปท่ี 7.33 (ค)

Q Q

(ก) D ฟลปิ ฟลอป (ข) D ฟลิปฟลอป

Q

(ค) T ฟลปิ ฟลอป

รูปท่ี 7.33 J – K ฟลปิ ฟลอปท่ีตอใหท าํ งานเปน D ฟลปิ ฟลอป และ T ฟลปิ ฟลอป

7.12 ขาอนิ พตุ พรเี ซตและขาเคลยี ร (Preset and Clear Input PIN)
การเริ่มตนการทํางานของเครื่องมือหรืออุปกรณดิจิตอล จะตองกําหนดใหไดวาวงจรท่ีประกอบ

อยูภายในเมื่อเร่ิมตนทํางาน จะทําใหเอาตพุตเปนลอจิก 1 หรือลอจิก 0 โดยการเพิ่มขาพรีเซตและ
ขาเคลยี รเ ขา ไปในวงจร J - K ฟลิปฟลอป ดงั รูปที่ 7.34 การเคลียรเปน การทาํ ใหเอาตพตุ Q เปน ลอจกิ 0
สวนการพรเี ซตเปน การทาํ ให Q เปน ลอจกิ 1 การเคลียรแ ละการพรเี ซตจะไมเ ก่ียวของกับสัญญาณนาฬกิ า
ที่ปอนเขาฟลปิ ฟลอป

สญั ลักษณของฟลปิ ฟลอปที่มขี าเคลียร (clear : CLR) และขาพรีเซต (perset : PR) ดังรปู ที่ 7.35
การทํางานตองกระตุนดวยลอจิก 0 สังเกตดทู ีข่ า CLR และ PR มีวงกลมขนาดเลก็ แสดงอยมู ีฟลปิ ฟลอป
บางแบบทเ่ี คลยี รแ ละพรีเซตดว ยลอจิก 1 โดยปลอ ยขาใหล อยไว

ตวั อยางของไอซีที่เปน J - K ฟลิปฟลอป เชน เบอร 7476 มีตําแหนงขา รูปรางจริง และตาราง
ความจริง แสดงดังรูปที่ 7.36

230 บทท่ี 7 วงจรเชิงลาํ ดบั แลตชและฟลปิ ฟลอป วงจรดิจิตอลและลอจกิ

PRESET

JQ
CLK

KQ

CLEAR

รูปท่ี 7.34 วงจร J - K ฟลปิ ฟลอปทม่ี ขี า CLR และขา PR

Q

รูปที่ 7.35 สัญลักษณข อง J - K ฟลปิ ฟลอป

CP1 K 1
PS 1 Q 1

CLR 1 Q Q 1
J1
VCC Q K 2
CP2 Q 2
PS 2 Q 2

CLR 2 J2

(ก) ตําแหนงขา (ข) รปู รา งจริง

รปู ที่ 7.36 J – K ฟลปิ ฟลอป เบอร 7476

วงจรดจิ ติ อลและลอจกิ บทที่ 7 วงจรเชิงลําดับ แลตชแ ละฟลิปฟลอป 231

ASYNCHRONOUS INPUTS OUTPUTS MODE OF OPERATION
PS CLR SYNCHRONOUS QQ ASYNCHRONOUS SET
01 10 ASYNCHRONOUS RESET
10 CLK J K 01 PROHIBITED
00 x xx 11 HOLD
11 x xx NO CHANGE RESET
11 x xx 01 SET
11 10 TOGGLE
11 00 OPPOSITE STATE
01
10
11

(ค) ตารางความจริง

รปู ที่ 7.36 (ตอ)

ตวั อยา งท่ี 7.7 เมื่อปอ นสญั ญาณเขาท่ีขา J,K และ CLK ของฟลิปฟลอป ดังรปู ท่ี 7.37 (ก) จงเขยี นโหมด
การทํางานและรูปคลืน่ ที่เอาตพ ุต Q ในแตละชวงเวลา กําหนดใหฟลปิ ฟลอปทาํ งานท่ีขอบขาลง ดังรปู ท่ี
7.37 (ข) โดยกาํ หนดใหคา Q เร่มิ ตนมคี า เทา กบั “0”

ขอ สังเกต : การเปลี่ยนการทํางานจะเกดิ ขน้ึ
ในชว งท่สี ัญญาณนาฬกิ าเปลย่ี นจากลอจกิ 1
เปน ลอจิก 0

Q

(ก) รปู คล่ืนทขี่ า J,K และ CLK (ข) สญั ลกั ษณ

รูปที่ 7.37 รูปคลืน่ และสญั ลักษณตามตวั อยา งที่ 7.7

วิธีทํา พจิ ารณาตารางในรปู ที่ 7.36 (ข) แลวดรู ปู คล่ืนในรูปท่ี 7.37 (ก) นํามาเขียนเปน รปู คลื่นท่ีเอาตพ ุต
Q ไดตามรปู ท่ี 7.38

232 บทที่ 7 วงจรเชิงลําดบั แลตชและฟลปิ ฟลอป วงจรดิจติ อลและลอจกิ

รูปท่ี 7.38 รปู คลื่นท่ีเอาตพ ุต Q ตามตัวอยา งที่ 7.7
7.13 J - K ฟลปิ ฟลอปมาสเตอรสเลฟ (J - K flip-flop master slave)

J - K ฟลปิ ฟลอปที่ใชโ ดยทว่ั ไปเรียกวา มาสเตอรส เลฟฟลิปฟลอป ตัวอยางวงจรดงั รูปท่ี 7.38 เปน
แบบท่ีตองกระตุนการทํางานดวยลอจกิ 1 ฟลิปฟลอปแบบนี้ประกอบดวย 2 สวนคือ ดานซาย เรียกวา
มาสเตอร เปนวงจรนอร R - S แลตช สว นวงจรดา นขวา เรยี กวา สเลฟ โดยมอี นิ เวอรเ ตอรต อระหวางขาที่
ปอ นสัญญาณนาฬิกาเขากับขาอเิ นเบิลของวงจรสเลฟ วัตถปุ ระสงคใ นการตอแบบมาสเตอรสเลฟฟลิป
ฟลอป เพ่อื แกป ญหาการทํางานของเกต 2 วงจร ทที่ ํางานดว ยความเร็วตา งกนั ซง่ึ จะทําใหเกิดสญั ญาณ
รบกวนข้ึนในชว งเวลาอันสนั้ เหมอื นกับมกี ารกาํ เนิดลอจกิ พัลสทไ่ี มต อ งการ มชี อ่ื เรียกกวา กลิตซ (Glitch)
ในรปู ท่ี 7.40 แสดงสัญลกั ษณข องแนนดเ กต ตารางความจรงิ และไดอะแกรมรปู คลน่ื เพอื่ อธิบายวา กลติ ซ
คอื อะไร

QQ

รปู ท่ี 7.39 วงจรมาสเตอรสเลฟฟลปิ ฟลอป

วงจรดิจติ อลและลอจกิ บทท่ี 7 วงจรเชงิ ลําดับ แลตชและฟลปิ ฟลอป 233

(ก) สัญลักษณ AB X
00 1
01 1
10 1
11 0
(ข) ตารางความจรงิ

(ค) ไดอะแกรมแสดงเวลา
รูปที่ 7.40 แนนดเกต

การทํางานของแนนดเ กตในชว งเวลาที่ 1 อนิ พตุ เปน ลอจิก 1 ขณะทีอ่ ินพุต B เปนลอจิก 0 ทําใหไ ด
เอาตพุตเปน ลอจกิ 1

ในชว งเวลาท่ี 1 ที่อนิ พตุ A เปล่ยี นเปนลอจิก 0 และอนิ พตุ B เปล่ียนเปนลอจิก 1 ทําใหไ ดเอาตพ ุต
เปน ลอจกิ 1

ในชวงเวลาท่ี 3 ขณะท่ีเร่ิมตน อินพุต A เปล่ียนเปนลอจิก 1 แตอินพุต B ยังคงเดิม จึงทําให
เอาตพ ตุ X เกิดการเปลี่ยนเปนลอจิก 0 ในชว งเวลาสั้นๆ แลวกลบั มาเปน ลอจิก 1 ท่ีเกดิ การเปลยี่ นแปลง
เชนนี้ก็เพราะวาอินพุต B เกิดการเปลี่ยนแปลงลอจิกชากวาท่ีอินพุต A ในชวงเวลาท่ี 2 ทําใหเกิดพัลส
ทีไ่ มตองการเรียกวา กลิตซ

พัลสท่ีไมตองการจะเกิดข้ึนเมื่อใชเกตต้ังแต 2 ตัวขึ้นไป และมีชวงเวลาการหนวงไมเทากัน
ตวั อยางเชน ในรูปที่ 7.41 เปนการตอ อนิ เวอรเ ตอร 2 ตัว เขา กบั อินพุตของแนนดเกต สมมตวิ าใหลอจิก
ท่ีปอนเขาอินเวอรเตอรท้ังสองมาพรอมกัน ถาชวงเวลาของเกต I1 ชากวาของเกต I2 จะทําใหเกิดพัลส
ท่ีไมตองการขึ้นได เชนเดียวกับรูปท่ี 7.40 (ค) การแกไ ขไมใหเกิดกรณีเชนน้ขี ึน้ ท่ีฟลิปฟลอป ทําไดโดย
ใชแลตช 2 ตวั ใหตวั หนงึ่ ทาํ หนา ท่เี ปน มาสเตอรแ ละอีกตวั หนึ่งเปน สเลฟ ตามวงจรในรปู ท่ี 7.41