arquitectura de computadoras morris mano

SEC.6-7 P R O C E D I M I E N TOOE D I S E Ñ O 2 4 1 qq

En contrastecon el circuito combinacional,el cual está especificadocom- ,H
pletamente por una tabla de verdad, un circuito secuencialrequiereuna
iabla de veriad para su especificación.El primer paso en el diseño de los :fi
circuitos .e".tettóialeses obtener una tabla de estado o una representa-
;-ii:

i;

ii

:]

j

I

.i¿r, tal como un diagrama de estado o ecuacionesde estado'
U"nqrrci.irruclueintotesecuencialsincrónico se hace de flip-flops y compuertas
combinacionales.El diseño del circuito consisteen escogerlos flip-flops
y luego encontrar una estructura de compuertas combinacional, la cual,
tonjuntamente con los flip-flops, produceun circuito que copa las carac-
teisticas enunciadas.Et ntmero de flip-flops se determina por el núme-
ro de estadosnecesariosen el circuito. El circuito combinacionalse deriva
de estado por los métodos presentadosen este capítulo. De
de la tabla vez que el tipo y número de los flip-flops se determinen,el
hecho, una
p.o""ro de diseñó envuelve una trasformacióndel problema del circuito
iecuencial al problema del circuito combinacional.De esta manera Ias
técnicas de diseño de los circuitos combinacionalespueden aplicarse'
Esta secciónpresentaun procedimientopara el diseño de los circui-
secuencialesÁ. unque su propósitoes servir como guíaal pr incipian te,
tos e procedimientopúede acortarsecon experiencia.Este pro cedimie nto
est
," ,nirrir.rira medianie una lista de pasosconsecutivosque se recomiendan

comosigue:

1. se establecela descripción en palabras del comportamientodel
circuito. Esto puede acompañarsepor el diagrama de estado, un
diagramade tiempos,u otra informaciónpertinente'

2. De la informacióndada del circuito se obtienela tabla de estado.
3. EI número de estadospuede reducirsepor los métodosde reduc-

ción de estados si el circuito secuencial puede caracterizarsepor
las relaciones de entrada-salida independientesdel número de
estados.

4. Se asignan valores binarios a cada estado si la tabla de estado
obtenidaen los pasos2 ó 3 contienensímbolosde letras'

5. se determina el número de flip-flops necesariospara asignar una
letra a cadauna.

6. Se escogeel tipo de flip-flops que se va a usar.

?. A partir de las tablas de estado,se deducela excitación del circui-
to y las tablas de salida.

8. usando un mapa o cualquier otro método de simplificación,se de-
duce las funcionesde salida del circuito y las funcionesde entrada
del flip-flop.

9. Se dibuja el diagramalógico.

Las especificacioneesn palabras del comportamientodel circuito asu-
men que ef lector está familiarizado con la terminologíalógica digital. Es
.,ece.árioque el diseñadoruse su intuición y experienciapara llegar a-la
correcta interpretación de las especificacionesdel circuito, porque las
descripcione.ótt palabras pueden ser incompletas e inexactas. Sin em-

2 4 2 L O G I C AS E C U E N C I A L CAP, 6

bg1so,una-vez que se haya establecidotal especificacióny se haya obte-
nido la tabla de estado,es posible hacer usó del procedimientoformal
para diseñarel circuito.

La reducción del número de estadosy la asignaciónde valoresbina-
rios a los estadosfueron discutidos en la secci¿n o-s. En los ejemplosque
sisqe-nse^asume que el número de estadosy su asignación binaria
nocida. como consecuencia,los pasos3 y i a"t diJe¡o no se cons"i.de"¡oa-n
en las discusionessubsecuentes.

Ya se ha mencionadoantes que el número de flip-flops se determinan
por el número de estados.un circuito puede tener estádosbinarios sin
usar si el número total de estadoses menor que 2^. Los estadosno usa-
dos se toman como condicionesde no importa durante el diseñode la parte
del circuito combinacionaldel circuito.

El tipo de flip-flop que se va a usar puedeincruirseen las especifica-
cionesdel diseñoo puededependeren aquello que está disponibleal dise-
ñador. Muchos sistemasdigitales se construyentotalmente con flip-flops
Jrl porque ellos son los más versátiles y disponibles. cuando hay muchas
clasesde flip-flops disponibles,es aconsejableusar el flip-flop BS o D para
aplicacionesque requieren trasferencia de datos (taies óomo registros
de desplazamrento)E. l tipo T para aplicacionesque incluy"tr
tación (tales como contadoresbinarios), y el tipo JK para a"op*lipólauc-uio.rn-es
generales.

La información de salida externa se especificaen la secciónde sali-
da de la tabla de estado.De ella podemosdeducir las funcionesde salida
del circuito. La tabla de excitación del circuito es similar a la de los flip-
flops individuales, excepto que las condicionesde entrada son dictadas
por la información disponible en el presenteestadoy las columnas del
estadosiguiente de la tabla de verdad. El método para obtener la tabla
de excitación y las funciones simplificadas de enfrada del flip-flop es
mejor ilustrarlo con un ejemplo.

se deseadiseñar un circuito secuencialtemporizadocuyo diagrama
de estadose da en la Figura G-21.El tipo de flip-flóp usadoes el Jr(.

El diagrama de estado consisteen cuatro estádoscon valoresbina-
rios ya asignados.como las líneas designadasse marcan con un solo dí-
gito binario sin una ,/, se concluyeque hay una va¡iable de entrada v

Figura 6-21 Diagrama de estado

sEc.6-7 P R O C E D I M I E N TOOE D I S E Ñ O

ninguna variable de salida. (El estadode los flip-flops puedeconsiderarse
como las salidas del circuito.) Los dos flip-flops necesariospara represen-
tar los cuatro estadosse designancomo A y B. La variable de entrada se
d e s i g n ar .

La tabla de estadopara este circuito, derivada del diagrama de es-
tado, se muestra en la Tabla 6-9. Nótese que no hay secciónde salida
para este circuito. se mostrará ahora el procedimiento_para obtener la
iabla de excitación y la estructura de la compuertacombinacional.

La derivación dé la tabla de excitación se facilitará si se reordenala
tabla de estado en forma diferente. Esta forma se muestra en la Tabla
6-10, donde el estadopresentey las variables de entrada se reordenanen
la fórma de tabla de verdad. El valor del estadosiguientepara cada esta-
do presentey las condicionesde entrada se copian de la Tabla 6-9. La
tabia de excitación del circuito es una lista de condicionesde entrada
del flip-flop que causan las transiciones de estado requeridasy es una
función aef tipo de flip-flop usado. Como este ejemploespecificaflip-flops
JI(, se necesitancolumnaspara las entradasJ y K del flip-flop A (denota-
das por JA y KA) y B (denotadaspor JB y KB).

Tabla 6-9 Tabla de estado

Estadopresente Estadosiguiente
x:0 x:l

00 00 0l
0l 10 0l
l0 l0 ll
ll ll 00

La tabla de excitación para el flip-flop JK fue derivada en la Tabla
6-8ft). Esta tabla se usa ahora para deducir la tabla de excitación del
circuito. Por ejemplo,en la primera fila de la Tabla 6-10se tiene una tran-
sición del flip-flsp A de 0 en el presenteestadoa 0 en el estadosiguiente.
En la Tabla 6-81b)se encuentra que los estadosde transición de 0 a 0
requierenque la entradaJ:0 y la entrada K:x. Así 0 y X se copian en
Ia primera-fila bajo JA y KA, respectivamenteC. omo la primera fila mues-
tra también la tránsición del flip-flop B de 0 en el presenteestadoa 0 en
eI siguiente estado,0 y X se copian en la primera columna bajo JB y !<4.
La ségundafila de la Tabla 6-10 muestra una transición del flip-flopB de
O en él presenteestado a 1 en el siguiente estado.De la Tabla 6-8(b) se
encuentraque una transición de 0 a 1 requiereque Ia entrada J: t y la
entrada K: x. Así 1 y X se copian en la segundafila bajo JB y KB res'
pectivamente. Este pio"e"o se continúa para cada fila de la tabla de
verdad y para cada flip-flop con las condicionesde entrada especificadas

Tabla 6-10 Tabla de excitación

Entradasde loscircuitos Salidasdel circuito ü
combinacionales combinacional ¡

Estado Entrada Siguiente Entradasde losflip-flops I
presente estado
I
JA JB KB

00 0 00 OXOX

00 I 0l OXIX
0l 0 l0
IXXI
0l
I 0l OXXO
r0 0 l0 XOOX
l0 I ll
XOIX
ll 0 II
XOXO
ll
I 00 XIXI
I

en-la Tabla 6-8(b) copiadasen la fila correspondientedel flip-flop parti-
cular considerado.

t a.b.l aHdáeg ase una paus ay considéresela información disponible en una
excitacióntal co mo la Tabla 6-10.se sabeque un'circuito secuen_

ItdlBeeglrcFaaoeenniroibaragc-tteotvllrrtmuaasláaaeecrb-anddrdaodldq-gaaaedne6auusses-eddelvdd2io-seseee2beq_tptral-lsemueadoldpoexecraquoecisnaduremicpctfesruqiarluuefqtienuicpriepcutsaei-osaróenefletlnndoúnrocsula.esamtpoeneLsslsdmnesaacodctrsyssbraoiseairibrnradeclfeieellauendolielplcitaasatcfrl-iosclaofsiiflrciplddnbocicsi-paearpnuofac-lsll.eimoflsutildicsodpooiKbdtieaspnroi-celcnstsyorluacc.aee"mioics"usxtnr"iomibcntotsneeruianbncarcniraietnoadintiorlrmaomcasacaiss-ceucobbdso(iinaidaaotspnmoáreslin"agilbrrdeas.cco"iEiaxevloin,eodlta,m"aaeesnernscsrbcaldnipdclilfoiacnavueies.riraasnrcpcrouáyccyicouinlaui,iidnioco.tanileiotnoanboltaas)eyla..edlLsbv.LlLeuidaaalaaaanness_-
tclcaoii rfdsiccofualaii npt o-ibaf lcaotojpaomsbe.lbalAi npsdaríee,csuvi oeennnraadt elatsaedebsntl eaaesdcdpeoeesy acelirxafiiacscpiatcaanorcbal iuaóemjnlondt rlaiaassssedfñeocoroemdlnueatmrluaanndapasda,irdlataeegsrdeasenomltl riacdaidrodc"esarupieied"tsole--
combinacionadl el circuito secuenciai. )

fdpduauandescdslsi,ooeeannnstearlaasfhusssonifmrviceaaiprdorelieniaafreibcilsvlaoedadsserJasmAsBead,.oLpeKoaaAllssae,deseeJninmBtltarrpayalFdidKfaiiagcBsudas.redoaLanloa6sls-api2nfsa3lfirvo,padar-omferlinolaadpbccesliierós:csenuAddi,tóeoBrliacvyoatamnrb;lblaailsnadacsecusivaoaetnlrrioa-- l

JA : Bx' KA: BX
JB:x KB: AOx

244

A' Salidas

A Circuito externas
B' combinacional (ninguna)
B

Figura 6-22 Diagramade bloquedel ci¡cuito secuencial

Bx 0 -lr--^B-T0-
A I

0 xxX XXxX

I X I
All

l,

x KA -- Bx
tA: Bx'

vI X Xx l-1

xX XX j

lB:x KB:A@x

Figura 6-23 Mapas del circuito comhinacional

El diagrama lógico se dibuja en la Figura 6-24y consisteen dos flip-flops, I
dos compuertas AND, una compuerta de equivalencia y un inversor.
il
Con alguna experiencia,es posible reducir la cantidad de trabajo en-
vuelto en el diseño del circuito combinacional.Por ejemplo, es posible )14
obtener la información para los mapas de la Figura 6-23directamente de 5
la Tabla 6-9 sin tener que derivar la Tabla 6-10.Esto se hace repasando
sistemáticamentecada estadopresentey la combinaciónde entrada en la

245

Figura 6-24 Diagrama lógico del circuito secuencial

Tabla 6-9 y comparándola con los valores binarios del siguiente estado
correspondiente. Las condiciones de entrada necesarias, como se espe-
cifican por Ia excitación de los flip-flops en la Tabla 6-8, se determinan
entonces. En vez de insertar el 0, 1 ó ¡ así obtenidos en la tabla de excita-
ción, se pueden escribir directamente en el cuadrado apropiado del mapa
apropiado.

La tabla de excitación de un circuito secuencial con m flip-flops, fr
entradas por flip-flop y n entradas externas consiste en m * n columnas
para el estado presente y las variables de entrada y hasta 2-+" filas lis-
tadas en alguna cuenta binaria conveniente. La siguiente sección de esta-
do tiene m columnas, una para cada flip-flop. Los valores de entrada de
los flip-flops se listan en mh columnas, una para cada entrada de cada
flip-flop. Si el circuito contiene j salidas, la tabla debe incluir j columnas.
La tabla de verdad del circuito combinacional se toma de la tabla de exci-
tación considerando el estado presente m + n y las columnas de entrada
como entradas, y los valores de entrada del flip-flop mk+j y las salidas
externas como solldos.

Diseño con estados no usados

Un circuito con m flip-flops puede tener 2- estados. Hay ocasiones cuan-
do un circuito secuencial puede usar menos que este máximo número de
estados. Los estados que no se usan en la especificación del circuito se-
cuencial no se listan en la tabla de estado. Cuando se simplifican las fun-
ciones de entrada de los flip-flops, los estados sin usar pueden ser trata-
dos como condiciones de no importa.

EJEMPLO 6-1.' Completar el diseño del circuito secuencial
presentado en la Sección 6-5. Use la tabla de estado reducida con

246

Tabla 6-11 Tabla de excitación para el Ejemplo 6-1

Estado Entrada Estado Entradas de flip-flops Salidas
presente siguiente
0
ABC ABC SA RA SA RB SC RC 0
0
001 0 001 0 x 0 X XO 0
001 0
010 I 0l0Oxl 0 0l 0
0r0 0
0ll 0 011 oxx 0 l0 I
0ll 0
100 I 100 l 00 OX I
100
l0l 0 001 0x 0 XO
l0l
t 100 I 00 0l

0 10tx00 X l0

1 100x00 X OX

0 001 0 I 0 X XO

I 100x00 X 0l

la asignación 1 tal como se da en Ia Tabla 6-6. El circuito debe :i
usar flip-flops RS. .t:
I
La tabla de estado de la Tabla 6-6 se redibuja en la Tabla
6-11 en la forma conveniente para obtener la tabla de excitación. l,
Las condiciones de entrada del flip-flop se deriva de las colum- i''
nas del estado presente y del siguiente estado de la tabla de es-
tado. Como se usan los flip-flops RS es necesario referirse a la t:i
Tabla 6-8(a) para las condiciones de excitación de este tipo de
flip-flop. A los tres flip-flops se les da los nombres de las variables i
A, B y C. La variable de entrada es r y la variable de salida esy.
La tabla de excitación del circuito suministra toda la informa-
ción necesaria para el diseño.

Hay tres estados sin usar en este circuito: los estados bi-
narios 000, 110y 111. Cuando se incluye una entrada de 0 ó 1 con
estos estados no usados se obtienen seis términos mínimos, de
no importa: 0, 1, 72, 13, 14 y 15. Estas seis combinaciones binarias
no se listan en la tabla de verdad bajo el estado presente y la
entrada y se tratan como términos de no importa.

La parte del circuito combinacional del circuito secuencial
se simplifica por medio de los mapas de Ia Figura 6-25. Hay siete
mapas en el diagrama, seis mapas son para simplificar las fun-
ciones de entrada para los tres flip-flops RS. El séptimo mapa es
para simplificar la salida y. Cada mapa tiene seis X en los cua-
drados de los términos mínimos de no importa 0, l, 2, 13, 14 y 15.
Los otros términos de no importa en los mapas provienen de las
X en las columnas de entrada dr-.Iflip-flop de la tabla. Las fun-
ciones simplificadas se listan bajo cada mapa. El diagrama lógico
obtenido de estas funciones de Boole se dibujan en la Figura 6-26.

Un factor olvidado hasta este momento en el diseño es el estado ini-
cial del circuito secuencial. Cuando se le da potencia a un sistema digital

247

Cx C
AB 00 0t ll l0

X ^ X t4 r- I
tl
i" Y v
0l t-; ;1 Y AX
RA=Cx U
e l[ " X t^

L'oX l¿ !_)

XY

L_J

SA=Bx SB= A'B'x

^X X AX FY I

gf-T E -¡ xI

il| 'l ^
^ rl
I JJ xY
A l^ I I
A
X Xx x
X

RB=BC+Bx .tc =x'

x^

r; ¡ A

Li r_J

.v=Ax

Figura 6-25 Mapas para simplificar el circuito secuenciadl el Ejemplo 6_1

por primera vez, no se conoce en qué estado se fijará el flip-flop. Es cos-

tumbre suministrar una entrada maestra de puesta a uno lmastei:re.set)

cuyo propósitoes iniciar los estadosde todos los flip-flops ep el sistema.
Típ icamente,
Ios flip-flops la maestra de pue sta 'ac oumneonezsa rulnaas senal aplicada a todos
as incrónicosantes de o p e r a c i ó n e st e m p o r i z a -

das.-En la mayoría de los casoslos flip-flops se llevan a 0 por medió de la
señal maest¡a de puesta a 0, pero algunos serán puestosa 1. por ejemplo,
el circuito de la Figura 6-26puedeinicialmente ponersea 0 con un estado
ABC:001, ya que el estado000 no es un estadoválido para estecircuito.

248

Figura 6-26 Diagrama lógico para el Ejemplo 6-i I
i
¿Peroqué pasa si el circuito no se pone a cero con un estadoválido
inicial? O lo que es peor, ¿quépasasi debidoa la señal de ruido o cual- i
quier otra razón imprevista, el circuito se encuentraen uno de estoses-
tados inválidos? En este caso es necesario asegurar que el circuito
eventualmentevaya a uno de Ios estadosválidos para regresara la ope-
ración normal. De otra manera, si el circuito secuencialcircula dentro
de los estadosinválidos, no habrá manerade llevarlo de nuevoa la secuen-
cia intentada de las transicionesde estado.Aunque se puedeasumir que
esta condición indeseablesupuestamenteno ocurre, un diseñador cuida-
dosopuedeprevenir que esta situación nunca ocurra.

Se había expresadopreviamente que los estadossin usar en un cir-
cuito secuencialpuedenser tratados como condicionesde no importa. Una
vez que se diseñael circuito, los m flip-flops en el sistemapuedenestar en
cualquiera de los 2- estadosposibles.Si algunos de estos estadosse to-
maran como condicionesde no im¡rorta, el circuito puede ser investigado
para determinar el efecto de estos estadossin usar. EI estado siguiente
de los estadosinválidos pueden determinarsedel análisis del circuito.
De todas maneras,es siempre acertadoanalizar un circuito obtenidn de
un diseño, para asegurar que no se cometan errores durante el proceso.

249

2fr L O G I C AS E C U E N C I A L CAP.6

EJEMPLO 6'2: Analízar el circuito secuencial obtenido en
el Ejemplo 6-1 y determinar el efecto de los estados sin usar.

Los estadossin usar son 000, 110y 111.El análisis del circui-
to se hace por el método esbozadoen la Sección 6-4. Los mapas de
la Figura 6-25 pueden ayudar también en el análisis. L' que se
necesita aquí es comenzar con el diagrama del circuito de la Fi-
gura 6-26 y derivar la tabla o el diagrama. si la tabla de estado
derivada es idéntica a la Tabla 6-6 (o la parte de ra tabla de esta-
do de la Tabla 6-11), entonces se sabe que el diseño es correcro.
En suma, se debe determinar los estados siguientes de los esta-
dos sin usar 000, 110y 111.

Los mapas de Ia Figura G-2b pueden ayudar a encontrar el
siguiente estado de cada una de las entradas sin usar. Tómese,
por ejemplo' el estado sin usar 000. si en este circuito, por alguna

razón, se encuentra en el presente estado 000, una entrada .r:0
trasferirá a otro (o al mismo) estado siguiente. Se investigará
primero el término mínimo ABCx:0000. De los mapas, se ve que
este término mínimo no se incluye en ninguna función excepto
para SC, es decir, la entrada de puesta a uno del flip_flop C. por
t-a1to, los_flip-flops A y B no cambiarán pero el flip_fiop C se pon-
drá.a 1. como el presenteestadoes ABC:000, el .igui"trt" estado
será ABC:001. Los mapas mostrarán también que el término
mínimo ABCx:0001 se incluye en las funciones para SB y RC.
Por tanto B se pondrá a uno y c se pondrá
comenzando
c o n A B C : 0 0 0 y p o n i e n d o a u n o a B , s e o b t i e"n e"ue.los. i z u i e n t e e s t a -
do ABC:010 (C ya se ha puesto a cero). La investigacióndel
mapa para la salida y demuestra que y será
""to paru estos dos
términos mínimos.

El resultado del procedimiento de análisis se muestra en el
diagrama de estado de la Figura 6-27. El circuito opera como se ha
diseñado, siempre y cuando esté dentro de los
001, 010,
011, 100 y 101. si alguna vez se encuentra en un"rotuddeo.los estados

Figura 6-27 Diagrama de estado para el circuito de la Fizura 6_26

sEC. 6-8 D l s E Ñ OD E C O N T A D O R E S 2 5 1

inválidos 000, 110 ó 111, irá a alguno de los estados válidos en unc

de Ios dos pulsos siguientes. El circuito será así de autocomienzo
y autocorrección ya que eventualmente irá a un estado válido a

partir del cual continuará operando de acuerdo a lo requerido'
Una situación indeseable hubiera ocurrido si el estado si-

guiente de 110 para r: t hubiera sido 111 y el estado siguiente
de 111para r : 0, 110. Entonces, si el circuito comienza de 110 ó
111, circulará y se mantendrá entre estos dos estados para siem-
pre. Los estados no usados que causan tal comportamiento inde-
seable deben ser evitados; si se detecta su existencia, el circuito
debe ser rediseñado. Esto puede hacerse más fácilmente espec.i-
ficqn{o un estado siguiente válido para cualquier estado sin usar
que se haya encontrado circulando entre estados inválidos.

6-8 DISEÑO DE CONTADORES

Un circuito secuencial que pasa por una secuencia preestablecida de esta-
do_sdespués de Ia aplicación de pulsos se llama un contador. Los pulsos de
eni.ada, Ilamados pulsos de cuenta, pueden ser pulsos de reloj, o ellos
pueden originarse en una fuente externa y pueden ocurrir en inltervalos
óstablecidos de tiempo o aleatoriamente. En un contador, Ia secuencia de
estados puede seguii una cuenta binaria o cualquier otra secuencia de
estados. Los contadores se encuentran en la mayoría de los equipos que
contienen lógica digital. Ellos se usan para contar el número de ocurren-
cias de Un evento y se usan para generar Secuenclascte tlempo para Con-

t r o l a r l a s o p e r a c i o n e se n u n s i s t e m a d i g i t a l .
De las diferentes secuencias que un contador debe seguir. Ia secuen-

cia binaria directa es la más simple y la más directa. Un contador que
s i g u e I a s e . c u e n c i ab i n a r i a s e l l a m a c o n t a d o r b i n o r i o . U n c o n t a d o r d e n
bits consiste en n flip-flops y puede contar en binario de 0 hasta 2" -I.
Como un ejemplo, el diagrama de estado de un contador de 3 bits se mues-
tra en la Figura 6-28. Como se ve en los diagramas de estado indicados
dentro de los círculos, Ias salidas de los flip-flops repiten Ia secuencia de
cuenta binaria con un regreso a 000 después de 111. Las líneas dirigidas

Figura 6-28 Diagrama de estado de un contador binario de 3 bits

252 LoGIcA SEcUENCIAL CAP. 6

buyessdnepmcdleioinesiosuinginrerlsatatilaeacutangsa.tgrusrfiioeltipderelitidpeiioas.rrtonnpcaeaoosPmctt.e-íasDcnspeoqfroal.icsimueeoqfresLsduiiespusccedaoeedltdaseioscasaueóúsneseutdpdnnmdaeenenel,eoaiecsidorosnrsrcdauetvestmecsaeeaszecatiuraapeldeóetenrcaanlisoucnnsceeamrmteo.n,.itsdbaa,prvRacentteaerdde-eaoerlteendnoacemcl-npdcotad.aodieeuupfercen.aoicneélo/.cu/slre,oscarrvreodcsnndicordiznoue.stiednearrlümsptosceadaovceesuepd.eqo,,aanreinelaseusetleddlotosteoselrtaaeodraatncedeevdajliumdsaeanevusodrasactgezendsore"eirnrlpes-rqtriadnis,trarpaureea"imaebulmaerduannlsl"lgaiuensets"oderr".iroincaaa"cn.d"ca.c.tudpmdti;nu-eáoe;ire,adta;tarinnse-"-ee;c"dentsd;Jl.ua;eueiasos;;;áed"lngulJáe-idnolodepi;leetrit.paudaraspoec.ule,ddts.io"osyla"tu.eoosritmlrdpanoo.lroaolm-ordsDeanesc¿potexseeeoáor"spnendbespbnalliniíits,srínotodlnaacaiae.gtdodedriroddndtúoaooaoaaeitoenjsssses_;r
erdsetv1eIeaa.nials1sec.lt1ceTplotaaaiL.ñLaarrdLma,coabroaSaudlaedaesdiseslnteecceaoep6ttaccec-.caoc-iundu1uólNorezeeq2ennomannu.nl6taEdcaceac-eiol7diinsassapa,oedddeseonericeeerrgepeaxucecusuccceqsuulieeueneuieecspedgcneinnatneuritoatetcreteldaaqiauelnoeudedierú.etiealecerosmsutlmttdduaaeraoeeeenirrddnsltopsbatalmcpioaen0tboluse.noúa0lnéame0,ltpisaradnsdere.dorteferssa"oooceIdr"ereauscm*obld"i"uagsi,aieñnetp.uc"snianhlg.iiitiéir¿ccaaeuáiniao"yáni"a"t;r"aot.edie"oró."eat.pqii"E"rg;lr;u,;,Bc.;;e;e";iaüpsr"re-nrrieu-s"t,zan"lt.sauaoq.tp.oadndbuue"doaote.rleenueslescnsdsclisodeepiegúabliruuducsl.ostéiauemiezemsdeñEandeninaod-tIenae-ro

Tabla 6-12 Tabla de excitación para un contado¡ binario de t¡es bits

S e c u e n c i ad e c u e n t a Entradasdel flip-flop

A2 Al Ao TAz TA, TAo

0 00 00
0 0l 0I
0 l0 00
0 ll tt I
00
00 0 It
0l 00
l0 II

ll

pbflfalleoiostcppsecss.Lni.ó?aStLnreoaT(dosdlaeeafbcslsIlioaap?dn-at6tfsral-aoedd1npdeo2sserseiJecris.gisiIvbólnfaaincand9tcadaenireobi!rolnaeasesVi asddtsabKeeedl acevouoxadndncreiesdii tateaaur¡xsucnrciieya.óie.Ltnca¿napucmrae,ieóárnxnas¿tcade,iétedlarria;ccó"fdoil;;ói";anp;r"t-r'(aáfleled"os-fopet nralnobTidtpiseon-yptnacrrporoeeioponssrpedffillnaneiippsrt e3a_-- )

sEc 6-8 D I S E Ñ OD E C O N T A D O R E S 2 5 3

aii;t;,..;"raa;;i,";"t;;..ssli;r;na";ítu*"e"-0iTÁ;r¿p.s,iAprigliát-eigpu6iuif"asl"u,ruisrputduipltareetao"oosndtms¿erctedAdoqeaobeede0tubrnesolcrelasoelvsa0ieja'esoall1ccloirpuóopfuejdc.l-e,ninlieofÁielpn*lqoumfl'"1-tp'rsntcaffpu'lavúepsaol1áeas'rp0s,.ttmlu,AcodeaLeudeeida2nnseonoI0odaúnldststaialataceitlfadgoiiasbmql1ou0saniéeug;ia0dp1eceyu00oeenicAe0eaqlrtrola1e2omnsuls.)síutea.Eceiv,?mgcsuneaclAoueanseuremdiltaeceraseeeeonncstpqs0saotrteaeuiuidnslanmpeueioueeudsna0cplrlteear;esrrlecsceaamyoqsatosc-uatdsbameciaedeóeisondapocntíntroorulse,leecpoudaieclgmuronoqonheuajseunca.slinnieísDelcaodpietnened.aCsoosttTéoreeromts0qr1A.crmeeA0eau1u'y:s,1sI--e1-e
fsiácdmcel"laeioioaesp;eninsuss-elntrifdt.uLelmaola;eonacdsmdipp0usloo"dlis0ei¡sccrrf,f0s.nueemooilIce0ócnsnmn2caopigcchctá"an.p*uiioblacoaduLaeemisnonndayardntúaP"eadoaemrmnsnrlerlncoe1ieádadlaeos.m0c"opócern0uuimoaoegeié1nresnnn.saee",ay.nt1ttipcsaUearcftatpcdlrunsinauiaesuepod.f.rdgudec-rraecfuirnDednfldeoocietce.lcaesn"ipauoala.ttsapeulaonnaoFrnudlpdemseaitt0gouasastfa0urccesplesini0rodBapnfaeaeb0ner-Dtrtfer6platelalimCoce-osar2mobptndsara9aniseescott.rrr,usdyLrlceaeaeeteuaisrlrrlpninsaaclspafetaadluaifr,ittgsuaopiialtsruIenca-.tbaefailnceellacbocaicdnsoluolpuaiseatndmemsaeecseeFn,liccubsesdcipueugdeineienuexaeuentoabceenonrcBbcadiidxtcintaaioteacie6oaiaboeicl-nnrdti.il3nioasinaeoóia0settcalnralde'isiuordósdseiñensaen-aelor
"úti"""

^11

A-rLI II II
III

4O TAt =Ao TAo=1

TA, =AtAo

Figura 6-29 Mapas para un contadorbinario de 3 bits'

Pulsos
decuenta

Figura l-3O Diagrama lógico de un contador binario de 3 bits

2 g L o G I c AS E C U E N C I A L CAP, 6

bajo ella. Una secuencia de cuenta tabulada siempreasume una cuenta
repetida, de tal forma que el estado siguientede
primera cuenta listada. la última ehtrada es la

EJEMPLO 6-J.. Diséñeseun contadorque tengauna secuen-
cia repetida de seis estadoscomo Ia listada én la T"abla6-rg.
0:lenaosaCyrTbi:aiaEl"ngb0ncarl0.araue,idda06sae-1t-dat1,lirorr3se0es.esLc_cmcatfualuisieepyeenn-nfntcllrtoiotaaarspssa,rsd.qJodLoIusaa(sesfKlesreipeBesi -stcffaluluyiodpletpK-oanfsslCec0oBni1pat1uAydieynen.aacc1elutt1aneer1ebrnsnplnotaaaiortaedpesnmenaetreleruaaexnAscltcao,ieu1tnsBaev.ec,LnsiXótaCtaanebdendsioneo--s

Tabla 6-13 Tabla de excitaciónpara el Ejemplo6-3

Secuenciade cuenta Entradasdel flip-flop

JA JB JC

0 00 OXOXIX
OXIXXI
00 ll IXXIOX
XOOXIX
0 l0 XOIXXI
XIXIOX
00

0l

l0

sus columnas, de tal, manera que esas entradas sean siempre l.
Las otras funciones de entrada de los flip-flops p""J"" ,i*priri

carse usando té¡minos mínimos 3 y T de no
i m p o r t a . L a s f u n c i o n e s s i m p l i f i c a d a i s o n":ó - o - " o r r d i " i o r r " .

JA:B KA: B
JB:C KB:I
JC: B, KC: I

ufsapa6uenaq-íu3our,dan1eiEdeb(ldeIaeluqes)juca.tdtleecoaoieaorsdnpmngmbtuearilieonasdnadtamovaheFráradaicslsgoiyluodeóusmogdrvae,aieáoufceenr6stoilocz_detiasd8onosire1sig.tecla(Eyunbidacil)eo.o.ccSndsnuouitsitanneaaietlnpgqdiInurcuocuaúroirismseranscoartaecuaredoi,ddsermnsoeot aetcurpaedueaaonsoesurdntynttaoaarotadallccgio"zooeuraarmnorrs,eetemí.llcaunolt.zlcabfia!viimt"r.neoi.cge.tnueuniveidrttuasaeoo.
alcanzarla secuenciade cuentanorÁal. "u".rtrruÍmenre

(a) Diagrama lógico del contador

(b) Diagrama de estado del contador
Figura 6-31 Solución al Ejemplo 6-3

6 - 9 D I S E Ñ OC O N E C U A C I O N EDSE E S T A D O

Un circuito secuencial puede diseñarse por medio de ecuaciones de estado
en vez de una tabla de excitación. Como se muestra en la Sección6-4,una
ecuación de estado es una expresión algebraica que da las condiciones
para el siguiente estado como una función del estado presente y las va-
.iubl". de entrada. Las ecuaciones de estado de un circuito secuencial
expresan en Iorma algebraica Ia misma información Ia cual es expresada

en forma tabular en la tabla de estado.
El método de la ecuación de estado es conveniente cuando el circuito
se haya especificado en esta forma de la tabla de estado. Este es el méto-
método puede ser algunas
do prlferido cuando se usan los flip-flops D. !l aplicación de este proce-
veces conveniente de usar con flip-flops JK. La

dimiento en los circuitos con f'lip-f'lopsRS o ? es posible pero encierra una

255

2 5 6 L o G r c As E c u E N c t A L cAp. 6

dpaceaplnlóicftliJaidpcaK-idfó.lonEpcodldnepesu¡iediv"sea1tredatob.-dmleeeé"c, tdooteudmoSmi"uea"cnntiiá;pr;*uola"lüi"cr."i"ór'rn"rruocaasalugsseeobecrausietcunac".i"aAulequsu"r ilsleu mostr ará , la : ;

:3:"" 11 j1?

Circuitos secuenciales con flip_flops D
La ecuación característica del flip-flop D se deriva en la Figura 6_s(d):

QQ+t):D I

ctnebvE'oaoalssalbtltuoaeladamsrdeeopdnnec'reaeEeusscsdtaseeatecexosdinclóaossitsntreiiaigsódeocnunedsiiiótesefeainruxncbiavpatlesaecoqea"rtru"sarq,letima.udaqseraeduano¿ce"*eto.seerntlvaand-ssrüiiircgnm-aiiufo"doiiasneurmeemn. ppstaaedaescee.nqiu^ósdu"tneie.¿e,letdrnrssaoutitesgdaá'ueueadli-n"ei-ifstánlrpiá"atproetd-"eonfnals.ioibsptpa,l_ed.dneeypooslaeoppinprgreateuInaraasanelltatlanaoas_tl,e I
cqcg- ,rouu-ó,erT'neóflcnal*iotp"enc:-c"ofe,ollolullupomm.spnDanoa,ar.lpasdeaseejreeaeemnssettpcrlaarl sodidbio,glaeapu.-aDrnttreuaan.b.Atl*eau;th.diiednen"neeexcscdui;at adttrce.oi óeupnsn;dtoaesd,lod;ay;e. ;Ts;l"aae,bfmlbairesm6sm-ra1eal0cam.iLreacancuueistaroia-_

"o.."rpondientes:
A(t + r) : DA(A,B,x) : >(2,4,s,6)
B ( t + l ) : D B ( A ,B , x ) = > ( 1 , 3 , 5 , 6 )

cnlfdolae:osodrnrsadcesue1dpaD.eottArreoBnmytt,eérrDaedrBmdsioapisneadoocel ntsfildvlimapaosí_msnffmeilumonnaptocpessi,aoot.snnL:edilas;esdterfeuei,snrnrct,vr"iaao,odr".iuaa,.bds.leeei;les;oi.x;^s¡pr;f,riluaeip.ss-iarfrlcororp"msiopopnualeaersadsseliuomnmsopafblliitdfpeie---

DA = AB'* Bx,
DB:A'x*B,x+ABx,

ptcéloirfnmi cjSuiannirothlasaamsmyeeíenncstui emtaacocdoisonodsnrseaei snsdneeouensista-rtpraaodetr;ant u*¿e"loai c;-.;oiir--cfoiu"r¡onitte-cobni oisináneaoeccssui,ñoei ";nn""ec; n"si ai 'rdlr,da; -eur;r;b*der .eniumlcfoplpinopasr_rtifadal oe.sprLiaDmor.s_s e

dsflelieispsC'-aiEfeylolnJDoptEse.sMeAds,,LetaBOAd, oeCsip6yir'ge4Dus:.aerLDnaotiessrséu¿uñ..celu¿isñ¿,e-ou"¿*.nósvric-g"óiruricui.eu;"nii.;tptio;e"..s-siduie#;"CciLuu,la'"e¿ron"..cyiaDlcoEpsnlroenecssuiegtaanutdtareoo-s

p ri A r p arti r del enunciadodel proble m a ,e s con v e n i e n t ee s c r i b i r
me o las ecua cionesde estadopara el circ uito :

sEc.6-9 D I S E Ñ OC O N E C U A C I O N EDS E E S T A D O 2 5 7

A(t+l):COD

B(t+r):A

C(t+t¡:3

D(t + l): C

Este circuito especificaun registrode corrímientopor realimen-
tación (feedbackshift register). En este registro, cada flip-flop
trasfiere o desplaza su contenido al siguiente flip-flop cuando
ocurre un pulso de reloj, pero el siguienteestadodel primer flip-
flop (A en este caso) es alguna función del estado presentede
otros flip-flops. Como las ecuacionesde estadoson muy simples,
el flip-flop más convenientede usar es el tipo D.

Las funcionesde entrada del flip-flop para este circuito se
toman directamentede las ecuacionesde estado,con la siguiente
variable de estadoremplazadapor la variable de entrada del flip-
flop:

DA:C@D
DB: A
DC: B
DD: C

El circuito puedeconstruirsecon cuatro flip-flops D ¡' una com-
puerta OR-exclusiva.

E c u a c i o n e sd e e s t a d o c o n f l i p - f l o p sJ K *

La ecuación característicapara el flip-flop JI( se deriva en la Figura
6-6(d):.

e Q+ t ) : ( J ) e ,+ ( K , ) e

Las variables de entrada J y K se encierran en paréntesis, de tal manera
que no se confunda los té¡minos AND de la ecuación característica con la
convención de dos Ietras las cuales se han usado para representar las
variables de entrada de los flip-flops.

El circuito secuencial puede derivarse directamente de las ecuaciones
de estado sin tener que dibujar la tabla de excitación. Esto se hace por
medio de un proceso de apareamiento entre la ecuación de estado para
cada flip-flop y la ecuación general característica del flip-flop J1(. El pro-
ceso de apareamiento consiste en manipular cada ecuación de estado
hasta que esté en la forma de ecuación característica. Una vez que se hace
esto, las funciones para las entradas J y K pueden ser extractadas y sim-
plificadas. Esto debe hacerse para cada ecuación de estado listada, y su
nombre de variable de flip-flop A, B, C, etc., debe remplazar Ia letra Q en
Ia ecuación característica.

tEsta parte puede omitirse sin pérdida de continuidad.

258 LoGIcA SECUENCIAL CAP. 6

Una ecuación de estado dada para e (¿+ 1) puede expresarsecomo
funciónde Q y Q'. A menudo,o Q o Q'o ambasestáríanausentesen la ex-
presión de Boole. Es necesarioentoncesmanipular la expresiónalgebrai-
camentehasta que Q v Q'se incluyan en las posibilidádesque pueder"t
encontrarse.

EJEMPLO 6-5; Diseñar un circuito secuencialcon los flip-
flops JI( para satisfacerlas siguientesecuacionesde estado:

A(t + l): A'B'CD+ A'B'C + ACD+ AC'D'
B(t + l): A'C + CD' + A'BC'
C(t+t):3
D(t + l): D'

Las funcionesde entrada del flip-flop A se derivan por este
método rearreglandola ecuación de estadoy apareándolácon la
ecuacióncaracterísticade la siguientemanera:

A(t + t): (B,CD+ B,C)A,+ (CD + C,D,)A
: (J)A' + (K')A

De ia igualdad de estas dos funciones,se deducenlas funciones
de entradadel flip-flop A como:

J : B,CD+ B,C: B,C
Y: (CD + C'D')' : CD' + C,D

La ecuaciónde estadopara el fl,ip-flopB puede rearreglarse
de la siguientemanera:

B(t + l) : (A,C + CD,)+ (A,C,)B

Sin embargo,esta forma no es adecuadapara aparearla con la
ecuación característicaporque la variable B, está faltando. Si a
la primera cantidad en paréntesisse le aplica la función AND con-
juntamentecon (B'*B), la ecuaciónpermaneceigual,pero con la
variableB' incluida.Entonces:

B(t + t): (A'C+ CD,)(B,+B) + (A,C,)B
: (A,C + CD,)B,+ (A,C + CD, + A'C,)B
: (J)8, + (K,)B

De Ia igualdad de estas dos funciones,se deducen las funciones
de entradapara el flip-flop B:

J: A,C+ CD,
y : ( A ' C + C D , + A , C , ) ,: A C , + A D

REFERENCIAS259

La ecuación de estadopara el flip-flop C puedemanipularsecomo

sigue: C(r+ t) -- S'- B(C'+ C): BC' + BC

: (J)C'+ (K')C

Las funciones de entrada del flip-flop C son:

J:B
K: B'

Finalmente, la ecuación de estado del flip-flop D puede ser
manipulada para el propósito de apareamiento de la siguiente

manera: D (+t , ,_ : ! r , ,i r,:ir ,r,r l

lo cual da la función de entrada:

J:K:l

Las tünciones de entrada derivadas pueden acumularse y
listarseconjuntamente.Laconvencióndedosletrasparadesig-
narlauu,iabt"deentradadelflip-flop,nousadaenlaanterior
derivación, se usa a continuación:

JA: B,C KA: CD,+ C,D
JB: A,C + CD, KB: AC, + AD
JC: B KC:
JD: I KD: B'
I

El procedimiento de diseño introducido aquí es un método alterno pa-
;r,áte,L;uraui^soa;ra"tgsñrdado;ed;"t-tléoua"qers"s"rmm"ssilfeiniaunndIonaaeusScsrusieesaomeslcannactcíreasunifósdailltmoinorcpsdrio_roo6á"s¡cn-l14outeldáo".nastebotlrEe.ld,"anldseJo"Kdmsdee.ieemés ettcdpeaopnoeosddatnltrrooratsacafdisdlddioeapeésu-esrsdfdalealeaeeonrrselpiecvscfecrlepoispiupnbemtua-eeceofcpinlfdopioiófeceprurnoannecedcdixelnleaietodilepcnifenmricoeaosdirisrlctememcaenruddaedstieooneti modtpnepeicaoe,sauurenraanaiectmnoasuedpcenneeoouncecsrbcouctburianeaaionr'--l--
ción de estado y se -a.,ipulan Éasta que estén en la forma de la ecuación
característica para el flii-flop particular considerado' Las funciones J y
K en Ia ecuación de estado denó importa se toman como términos mínimos
de no importa cuando se simplificutt lu. funciones de entrada de un flip-

flop particular.

R E F ER E N CI A S

1. Marcus, M. P., Suitching Circuits for Engineer.s, 3a. ed' Englewood Cliffs'
N.J.: Prentice-Hall, 1975.

2 @ L o G t c As E c u E N c t A L cAp. 6

2 Mccluskey, E. J.,_Introciuctionto the Theory of ,switching círcuits.
York: McGraw-Hill Book Co., 1965.
Nueva

' i#; .E'' swítching Theory, dos volúmenes.Nueva york: John wiley and
s*f

n M', Bosic swítcrtingcircuít Theory.Nuevayork: The Macmilran co.,
f;;;*r'

5' Hill, F'J' v G. R. pete r s o n ,I n t r o d . uc ti on,to_ s w í t c h iTnhge o r ya n d L o g í c a rD
srgn. Nue va yor k: John Wiley and S on ., fgZ¿.
e _

6' Givone,D. D., Introduction to suitching Circuit Theory.Nuevayork: McGraw_ JI
Hill BookCo., 1920.
I
t suítching and Finite AutomataTheorv.Nuevayork: McGraw-Hill
ff#"¿;l''

8 LosicatDesigo,tf DígitatcomputersN.uevayork:Johnwiley

l'i',it!?l,Yi#e

9 úPsepareuscl,Vli,foiMel.d' EScCe' yq-8u,seN'nHori.a. 3rusn(*sigtecethriei,n"mMgbilnFeirrmg;;S;i;zg;i;ln.,;ág;S.t'IhORe_E_ONOu.mTrbaenorsf.sátra-ltiensr^i nrrIon,cco mpletely
compu_

10. Hartmanis,J', "on the.state fusignment problem for sequentialMachinesL,,
IRE Trans.on Electroní, Co^putír.r,-ü"i. BC-fo, No. 2 gunio 1961),Ib| -68.

1 1 . Mccluskey, E' J' y S..H. unger, " A No te o n the Number of Internar Assi
Tran s.i n E t e c t r o n i cc o mputer,vol. EC
mentsfor sequentialcircuits". 1 áE gn-
No. 4 (diciembre1959),439-40. -g,

PROBLEMAS

6-1' lógicode un flip-flop-RStemporizadoconcuatrocompuer-
|;SntirtLtma

6-2' D i b u j ee l d i a g r a m ar ó g i c od e u n f l i p - f l o pD t e m p o r i z a dcoo nc o m p u e r t aAsN D
v NOR.

6-3' Demuestrqeueel frip-flopD temporizaddoe la F i g u r a6 - 5 ( a )p u e d es i m p l i f i _
carseen una compuerta.

6-4' considere un f lip--flo pJK' es decir un flip-flop JK conun inversor entre la
entradaex tern aK' y la entradainte rna K.

(a) Obtengala tabla característicadel flip-flop.
(b) Obtengala ecuacióncaracterística.

(c) Demuestreque atando las dos entradasexternasentre sÍ se forma un
flip-flop D.

6-5' ;auHn.u""nfflfoiip.va-fdloeppucunoeonsy.teaaantccraeerdrooas.nEi1msinutalctiádqni1fei1eadrmeee^pdnut"ere;s,fetlaitpat-i¡iupi;n-;n;o;o,;;pt;i;ec"n"o.emioeánnraterlsaudlatasddoe,epunupeqásu.,te-a

(a) Obtenga ," ,ilti...:i1.1.:i.r].1 y ecuación característicade
con dominio de puestaa uno (set_dominate).
un flip-flop

(b) obtenea el diagramalógicode un flip-flop con dominio de puestaa
asincrónico.
uno

P R O B L E M A S2 6 1

6-6. obtenga el diagramalógico de un flip-flop JK maestroesclavocon compuer-
tas AÑD y NOR. Incluya una provisiónpara ponera uno y a ceroel flip-flop
asincrónicamente(sin reloj).

6-7. Este problemainvestigala operacióndel flip-flop JK maestroesciavoa tra-
vés de la transición binaria en las compuertasinternas de la Figura 6-11.
Evalúe los valoresbinarios (0 ó 1) en las salidasde las nuevecompuertas
cuando las entradasdel circuito van a través de la siguientesecuencia:
(a) CP:0, Y:0, Q:0 YJ:K:r.
(b) Despuésde que CP vaya a 1 (Ydebe ir a uno; Q permaneceen 0).
(c) Despuésde que CP vaya a 0 e inmediatamentedespuésJ iráa 0 (Q debe
ir a 1; Y quedasin afectarse).
(d) Despuésde que CP vaya a 1 de nuevo (Y debeir a 0).
(e) Despuésde que cP vaya de vuelta a 0 e inmediatamentedespuésde eso
K v a y aa 0 ( Q d e b ei r a 0 ) .
(f) Todos los pulsosque se sucedenno tienen efectosiemprey cuandoJ y
K permanezcanen 0.

6-g. Dibuje el diagrama lógico (mostrandotodas ias compuertasde un flip-flop
D maestroesclavo.Use compuertasNAND.

6-9. Conecteun terminal de puesta a cero (clear) asincrónicoo las entradasde
Ias compuertas2 y 6 del flip-flop de la Figura 6-12.
(a) Demuestreque cuandoel terminal de puestaa cero es 0, el flip-flop se
pone a cero y permaneceasí independientementede dos valoresde las
entradasCP y D.
(b) Demuestreque cuando Ia entrada de puestaa cero es 1, no tiene efecto
en las operacionesnormalestemporizadas.

6-10. El sumadorcompletode la Figura P6-10recibedos entradasexternasr y y;
Ia terceraentradaz vienede la salida del flip-flop D. El arrastrede salida
(carry output) se trasfiereal flip-flop en cada pulso de reloj. La salida ex-
terna S dá la suma de x, y y z. Obtenga la tabla de estadoy el diagrama
de estadodel circuito secuencial'

Figura P6-10

6-11. Deduzca la tabla de estado y diagrama de estado del circuito secuencial de
la Figura P6-11. ¿Cuál es la función del circuito?

2 6 2 L O G I C AS E C U E N C I A L CAP.6

Figura P6-ll

6-12. un circuito secuencialtiene cuatro flip-flops A, B, c y D y una entrada¡.
Este se describepor medio de las siguie.,tes.c,racio.reri

A(t + t): (CD, + C,D)x + (CD + C,D,)x,
B(t + t¡: 1
C(t+t):B

D(t+t):C

( a , obtenga la secuenciade estados cuando r: r, comenzarrdodesde el
e s t a d oA B C D : 0 0 0 1 . comenzandodesdeel es-

( b ) obtenga la secuenciade estadoscuando r:0
tadoABCD:0000.

6-13. lln circuito secuencialtiene dos flip_flops(A V B), d osen trada sr y y, y una
salida z. Las funcionesde entrada-aetitip-rt óp yiu . r"".i ones de s alida del
circuito son las sizuientes:

JA:xB+y,8, f,q : xy'B'
JB: xA, KB: xy'+ A

z: xyA * x,y,B

Obtengael diagramalógico, la tabla de estado, el diagrama de estado y las
ecuacionesde estado.

6-14. Reduzca el número de estados en la siguiente tabla de estado y tabule la
tabla de estado reducida.

Estado Estado siguiente Salida
presente
x:0 x:l x:0 x:l
a
b JI 00
c 00
d dc 00
e I0
Je .0 0
f 8a II
0I
I dc I0
h
lb
sh

ga

PROBLEMAS 263

6 . 1 5 ' Comenz an docone l e sta do ode latabla d e es tlaadsoeecnueenl Pc irao dbe] eemn tar a6d- a1 4 , e n .
cuentre la secuenc i a de sal ida generad a c on

01110010011.

6 - 1 6 . Repitae lProbl ema6.lsu sandol atablare d ud ec isdaal iddea 'l P r o b l e m a 6 - 1 4 . D e -
muestre que se obtiene la misma secuenci a

6 - | T . su bs tituyal a asign a ció nbi n ar ia -2 d el aTabla 6 -cSoan l loas aessi tganda oc isóen nbli an aTrai ab l3a.
6_ 4y obteng ^ l;t?;i; de est a do bi na ri o. Repítal o

6-13.obtengalatabladeexcitacióndelflip-flopJK'descritaenelProblema6-4.

6-19.obtengalatabladeexcitacióndeunflip-flopcondominiodepuestaauno
(set-dJminate) descrita en el Problema 6-5'

6-20. un circuito secuencial tiene una entrada y una salida. Ei diagrama de es-
riguru p6-20. Diseñe un circuito secuencial con (a)
tado se muest;;; iu

ifio-¡oo. ?, (b) flip-flops 'RS v (c) flip-flops Jl('

6 - 2 | . Di se ñeelc ircuit o de u n regist ro de3bitsque c odnuvj i ecrut ea n- edol niúameenrtroaadcau¡m: u .1 '
la do en .f ,.gi.irl a s u valo"r de complemeto

Losflip-flopsdelregistrosondeltipofisT'Esteflip-floptienetresentradas:

d osent rada stie ne n cara c t erí st i c as Rsy unat iene .car accutaenrdí os tui cn aa seTn.tLr aadsa
e ntrada s nS *.-" ü" pu* f .á.f "ti r el nú" mero de 4 bits

}: 1. Use la entrada ? para la conversron'

6.22.RepitaelEjemplo6.lconIaasignaciónbinariaSdela'|abla6.5.Uselos
flip-flops JK.

6-23. Diseñe un contador BDC con flip-flops JK'

0/0

001

0/0

I/1 ll

r00 0/0 / /oto
t/r 0/o

010/
lt/

000

Figura P6-20

6.24.Diseñeuncontadorquecuentedígitosdecimalesdeacuerdoalcódigo2'4'
2, 1, (Tabla 1-2)'Use fliP-floPsT'
Diseñe los contadoresbinarios que tienen la siguiente secuenciabinaria
!G' -ru. repetida.Use fliP-floPsJK'

2 i l L o G I c AS E C U E N c I A L CAP 6 i

(a) 0, 1,2 J
(b) 0, 1,2, 3, 4
(c) 0, 1,2,3, 4,b,6

6-26. Diseñe un c o n t a d o r - c o n l a s i g u i e n t e s e c u e n c i ab i n a r i a : 0, 1, li, 2,6,4,5,
repetición. Use flip_flops r?S.
iy

6-27' Diseñe un contador con la s i g u i e n t e s e c u e n c i ab i n a r i a : 0 , 1 , J , i , 6 , 1 y
tición. Use flip-flops ?.
repe-

6-28' D i s e ñ e u n c o n t a d ' r - - c - o nl a siguiente secuenciaL¡inaria:0,4,2, 1, 6 y repeti-
ción. Use flip-flops J1(.

6-29. Repita el Ejemplo 6-5 usando flip-flops D.

6-30' Verifique el circuito obtenido en el Ejemplo 6-b usando el método de ra tabla
de excitación.

6-31' Diseñe el circuito secuencial descrito por medio de las siguientes ecuaciones
de estado. Use flip-flops JK.

A(t + l): xAB+ yA,C+ ry
B(t + l): xAC+ y,BC,
C(r+ l):
x'B+ yAB,

6-32' 6ddl(aa-oo5s)e.(fDUvnuesnlraedcouifsTolzitapnécb-earflmslalodaip6esns_oeeJ6scnK,_Sut._deareccnaciodoióandimnee6spc-ro5oler.steLfasil)sitp,ta"e-dufrlonoop¿.pasotséraaermipemalinrcétoiitrrsocaddu.oe,it";orlb.ar.ss;pe;"e;c".ctuaue.aneccrnio(aebnlel)esDEsdpejeeedbemuisfpzticcaloaa- -

Registros,contadores
y unidad de memoria

¡i"¡i1.,f..',.r
.='

7-1 INTRODUCCION

Un circuito secuencial temporizado consiste en un grupo de flip-flops y
compuertas combinacionales conectados para formar un camino de reali-
mentación. Los flip-flops Son esenciales porque, en su ausencia, el circuito
se reduce a un circuito puramente combinacional (siempre y cuando no
haya un camino de realimentación). Un circuito con flip-flops solamente
se considera un circuito secuencial aun en la ausencia de compuertas

combinacionales.
un circuito MSI que tiene celdas de almacenamiento dentro de él es

por definición un circuito secuencial.Los circuitos MSI que incluyen flip-
flops .r otras celdas de almacenamiento se clasifican comúnmente por la
función que ellas realizan en vez de por el nombre "circuito secuencial".
Estos circuitos MSI se clasifican en una de tres categorías: registros,
contadores o memorias de acceso aleatorio. Este capítulo presenta varios
registros y contadores obtenibles en la forma de CI y se explica su opera-
ción. La organiZación de la memoria de acceso aleatorio se presenta tam-

bién.
IJn registro es un grupo de celdas de almacenamiento binario capaz de

retener información binaria. Un grupo de flip-flops constituyen un registro
ya que cada flip-flop es una celda binaria que acumula un bit de informa-
ción. Un registro de n-bits tiene un grupo de n flip-flops y tiene capacidad
de acumular cualquier información binaria que contiene n bits. Además
de Ios flip-flops, un registro puede tener compuertas combinacionales que
ejecutan ciertas tareas de procesamiento de datos. En su definición más
general, un registro consiste en un grupo de flip-flops y compuertas-que
afectan su transición. El flip-flop retiene información binaria y las com-
puertas controlan cuándo y cómo se trasfiere la nueva información al re-

gistro.

Los contadores se introdujeron en la Sección 6-8. Un contador es
esencialmente un registro que pasa por una secuencia predeterminada
de estados después de la aplicación de pulsos de entrada. Las compuer-
tas en un contador se conectan de tal manera que se produce una secuen-
cia preestablecida cie estados binarios en el registro. Aunque los contado-

2 6 6 R E G I S T R o Sc o, N T A D o R E SY U N I D A DD E M E M o R I A CAP 7 \

res son un tipo especial de registro, es común diferenciarlos dándoles un t
nombre especial.
I
Una unidad de memoria es una colección de celdas de almacenamiento

conjuntamente con los circuitos asociados necesarios para trasferir la
infbrmación de entrada y salida. Una memoria de acceso aleatorio (RAM)

difiere de una memoria de solo lectura (ROIVI) en que una RAM puede

trasferir la información acumulada hacia afuera (lectura) y también es

capaz de recibir nueva información para almacenamiento (escritura). Un
nombre más adecuado para tal memoria podría ser memoria de Lecturu
y escritura.

Los registros, los contadores y las memorias se usan externamente
en el diseño de sistemas digitales en general y computadores digitales en
particular. Los registros pueden usarse también para facilitar el diseño
de circuitos secuenciales. Los contadores son útiles para generar variables
de tiempo para temporizar y controlar las operaciones en un sistema digi-
tal. Las memorias son esencialespara almacenar los programas y los datos
en un computador digital. EI conocimiento de las operaciones de estos
componentes es indispensable para la comprensión de la organización y
diseño de los sistemas digitales.

7-2 REGISTROS

varios tiposde registrosestándisponibleesn circuitosMSI. El circuito

más simple es aquel que consiste en flip-flops sin ninguna compuerra ex-
terna. La Figura 7-1 muestra tal registro construido con cuatro flip-flops
tipo D y un pulso de reloj común de entrada. El pulso de reloj de entrada,
cP, habilita todos los flip-flops de manera que Ia información disponible
al presente en las cuatro entradas pueda ser trasferida al registro de 4
bits.'Las cuatro salidas pueden ser cateadaspara obtener Ia información
acrrmuladaen el registro.

I3

Figura 7-1 Registro de 4 bits

La forma en que los flip-flops de un registro se disparan es de supre-
ma importancia. Si los flip-flops se construyen con compuertas retenedo-
ras tipo D (gated D-type latches) como en la Figura 6-5, la información
presente en la entrada (D) de datos se trasfiere a la salida Q cuando el
habilitador (cP) es 1. cuando cP va a cero, la información que estaba

sEc.7-2 R E G I S T R O S2 6 7

presenteen la entrada de datos justamente antes de la transición es re-
iUá;itue";e"*u"nnrrpr.n*ipi;diur;o¿";eaUr.;"gtáNteif"snoGtddrIesoe(a,eie"qiIpnsrdarnuarve""lilebsdni d.zeoofuaodn,íriryepuQmosCe.ana(lFEcgdrr)iaeneeó.tángneloiodbestlsriatlnlaradoarsdte"icrsuepithaeera)atñn,ltqacaoeuibvbddóerieonahslrastcdeeailesrovedclosanuupnlfriarulútaaiopltntdsisr-ltaoaefeslssoseeCfpepclePs_uatriilerserlaasonmaeamncpliumaasmonelcaaeqnodcrsuqscmeeeuiansbú.eCtalncigtnmPomiteo*n:ienueenenlltxua'tnt-eo
c¿.-i;ifüiiárrir¿'gl-¡oa;ei;a;b";;rg";;n"lm"nei;;;-.áü;";e;iuic¡rC;ppr..'o'x.n.o";ia"l;;¿i;ga;6oáió"lu"z"nelrfLlaardeo!eeuatdd"ctss,st"r'eadoeeri;.rfdrp"anm"e'.lcNfiieonelpsurpaqi"r"sdept-ü"e.puiiufoaf_mncOls"l.norlficiit(iaál,sOfprmlliol,;aóosl-is""tpsmp"eesnce'teensOe-nlhJrssnudfnctlrl)nealaeeoi,leealptánlc-abpeidimnúvsdmieroóctoeSiaaehb.irni,seqsneg,áál.psendiclcuuosi,estceennart.restir,rlaqeólosndursumr,nredeou"eeee6aqgpetrtZeme-lueaiobopdt3nsenctrepsea,reiiepunlozuórasdldsotan.annizío*oersdmdordfrrigoUdsldnebbudirseepeunlosurpeealn-hilpulcdeofrnccatloloeimsosiiaocspómggdopemtpvoniriepspscnraábdedeutoufgyfrreliye.eneeoaiucllp.rldnpodicdpact-raeusuafiumuaelssd,eidolansdpaseoedopneaaonrtuesadrldr.updasnaooEsosoliepsssasescadrroepentotdilsuroraaaonsneoinfgnrisetlesebgraiairmsdanglleanspeeadfnpnomceoisndainreoanl-r-e'as-

dhiuduie-ep,tlfulaiti"aiippñ.r.or...f,ul.doi"doeipóinbdsneuiqssdjpuaesadeluropebostssiprótioogénr'usnfitslaeiaetncunrttyáceieotvsra,saouetdamnaadassoreucecsmogotinrimsroetá"orl.osum"ilnveui smurqembput.reeoeSnp!qeiouudedleosl9rocrs(euldalgoaetislcsrqhtefur)lloii'oeper-jsfcglosoruepmpnsúossindob.enlEe r r

R e g i s t r oc o n c a r g a e n P a r a l e l o

La trasferenciade nueva información a un registro se denomina como la
p;isdhcu;i"ea;an.f;bbrr".g"e;icl"raiaart"duamipseicfrbliliao"óiraosrenesdi.goneEIoiatdsnrapetacruldoóul alatt.arresoslaerice-smnd!on-tepir.gn'taapr!taodelraalosarl bola"Clarbojl,aePlpssasl eob,sac.Iiditaa"Esitercngeled. eaneeqcgtdlosr.ierar.tn"taedttllaegoacuniosdnCcintdeuarPfo_oeirglsvgdaaueaeacFrl_ictainúgsarcfaeuehori óggrracanmaicos,n7eemat rs-elco1oinimpóscuupenuanlalasradtgroáleaasnrbdlreeeeeáeñgaltdoaoirmsee.ldUtejdl¿raonnoesrj -'
CP va a 1, la informaciónde entrada se cargaal registro.Si 9P
Cuando en 0, el contenidodel registrono cambia. Nóteseque el gampio
p.t-u"".. el flanco posit ivo del pulso.Si el fl ip-flop
egativo,habrá un p e q u e ñ oc í r c u l o debajo
de estadoe n la entradaocurreen
cambia de estadoen el flanco n del flip-flop'
tienen un generadorde
del símbolode triángulo en la entrada CP pulsos
La mayoría de Tossistemasdigitales
tren de pulsosde reloj. Todos los pul-
de reloj maestroque suministra un flip-flops y registrosen el sistema.El
*or ¿. reloj se upii.un a todos los

* P o r e j e m p l o e l c I t i p o 7 4 7 5 e s u n r e t e n e d o ¡ d e 4 b i t s , m i e n t r a s q u e e l c I t i p o 7 ' 1 1 7 5e s
un registro de 4 bits.

268 REGISTRCOOS.NTADORYEUSNIDAD EMEMORIA C A P .7

dsslgdScttdgarr€eeoeueoeoarcnrccclneáaapoauaiel0sdmaam7rnrrteggryaa-epster1uadineiúulc.e..toantñlmeucaetrtdairluilcoomantelaaunrdrfaAaeno.apcegdrENnuetsmcoiodlsnqDsesodoautolntaraacléyasotapsirlpó.dsolllTsiulnesealqeea,liañsusgsrañllaeotpeampaelvlarladoldmaaáirdclejecrtaaeaemitelcar,edscneloatborodeoalnmelosseerndtsámjiprltdantoreersuuieoaonlsinlnlsliepaaco,"etsoelcc.esl.pntc0cmo-úrdít,pue-fraeaipl¡dogca.tcur;iuip1oseltoessná,etlmeairoea.rnt"oal,jrlodigpld.sáplriuim.eera.áAu.nfuÁib.aldrNuaoseaulen"o-Dnblntrdlesdo;e.nae;cpreemrtuláreácrcÁ"rab,rocroueicád"antmnulooooqqatsnepirjuuLnio¡nupnd"efuleo"eeucnsr.srrnuaanettumcaa.mpsmlloAramaaaebnicNlrfengiFtiioaardDóniiiso,dsr_ant.-l-ea '{
tsmaigasneElisófltigcroicacyoaqlsuolaepcsarloaredunlunótrcagaeid.ccraaoesmtsadepreedurjoeeesr_cltouadjteAadpNecrDoolopnsaepgfnulai.rpecs-liofólscondaepemnsrt.irenpeloaoérdja.reE"gsli"o-i*áns?gc"prra"uo"gln,suioz, s¿acredocroempmprrepurllleo.eorj_-
I
Carga

Figura 7-2 Registro de 4 bits con ca¡ga en paralelo

\

sEc. 7-2 R E G I S T R O S2 6 9 t

tamente un sistema es necesarioaseg¡rarseque todos los pulsos de reloj f
llegan al mismo tiempo a todas las entradas de todos los flip-flops de-tal
,rruLr".uque todas cambian simultáneamente. Al ejecutar lógica con pulsos f
rasvariablesque pueden sacar al sistema de
de reloj se introducen demo , es aconsejable(pero no necesar i os i e m p r e y
sin cronlsmo.Por esta razón
cuandola demorano se tenga en cuenta)aplicar pulsosde reloj directamen-
te a todos los flip-flops y controlar la operacióndel registrocon otras entra-
das,tales comolas entradasS y ft de un flip-flop RS.
Un registro de 4 bits con un terminal de control de cargaa basede
flip-flops ñs .. muestraen la Figura 7-2. El terminal cP del registrore-
ciüe pul.os sincronizadoscontinuos los cualesse aplican a todos los flip-
flops. El inversor en el camino de CP causaque todos los flip-flops sedispa-

Carga

Borrado }H

Figura 7-3 Registro con carga en paralelo con flip-flops D irt.it

ii{

l;1

l5 i

rti-

u,li ¡

ti
l+

lir

¡t

$

rli

H

:3

2 7 0 R E G I S T R o Sc,o N T A D o R E SY U N I D A DD E M E M o R I A CAP, 7

ren por el flanco negativo de los pulsos entrantes. El propósito del inversor +
es reducir la carga del generador de pulsos maestros. Eslo es debido a que
el terminal CP se conecta solamente a una compuerta (el inversor) en vez
de a las entradas de las cuatro compuertas qne .e hubieran podiáo nece-
sitar si las conexiones se hubieran hecho directamente a loi terminales
cie reloj de los flip-flops (marcados con pequeñostriángulos).

El terminal de borrado (clear) o de puesta u ceio va a un terminal
especial en cada flip-flop a través de una compuerta separadora no inver-
sora (noninverting buffer gate). Cuando este terminal va a 0 el flip-flop
se borra asincrónicamente. La entrada de puesta a cero se usa p"ru il"rrui
al registro a ceros antes de la operación en cadencia. La entredá de puesta
a cero debe mantenerse en 1 durante las operaciones normales tempori-
zadas (ver Figura 6-14).

El terminal de carga pasa a través de una compuerta separadora (para
reducir la carga) y a través de una serie de compuértas ANb va a los-ter-
minales I y s de cada flip-flop. Aunque los pulsos de reloj están presentes
continuamente, en el terminal de carga que controla la óperación del re-
gistrc. Las dos compuertas AND y el inversor asociado con cada terminal
1 determinan los valores de ^Ry s. si el terminal de carga es 0, ambos R
y s son cero, y no ocurrirá cambio de estado con ningún pulso de reloj.
Así, la señal del terminal de carga es una variable de controi la cual puedl
prevenir cualquier cambio de información en el registro siempre qué esté
su señal en 0. Cuando el control de carga vaya a l-. las entradas 1, hasta
1., especificarán qué información binaria se carga al registro en el siguien-
te pulso de reloj. Para cada 1 que sea igual a 1, las entradas del flip-flop
c o r r e s p o n d i e n t e ss o n s : 1 , R : 0 . P a r a c a d a 1 q u e s e a i g u a l a 0 , l á s e n -
t r a d a s d e l o s f l i p - f l o p s c o r r e s p o n d i e n t e ss o n S : 0 , n : 1 . A s í , e l v a l o r d e
la entrada se trasfiere al registro, si el terminal de carga es 1, el terminal
'Jeborrado es 1, y el pulso de reloj pasa de 1 a 0. Este tipo de trasferencia
se llama trasferencia de carga en paraLelo porque todos los bits se cargan
simultáneamente. Si la compuerta separadora asociada con la entrada de
carga se cambia a una compuerta inversor, entonces el registro se carga
cuando el terminal de cargaes0 y seinhibe cuando es 1.

un registro con-carga paralela puede ser construido con flip-flops D
como se muestra en la Figura 7-3. Los terminales de reloj y de borradó son
los mismos que antes. cuando el terminal de carga i, lu, entradas 1
s-etrasfieren al registro en el pulso siguiente de reloj. "C."uando el terminal
de carga es 0, las entradas del circr.¡itose inhiben y ios flip-flops D se car-
gan con su valor presente, manteniendo así el contenido del iegistro. La
conexión de realimentación en cada flip-flop es necesaria cuarráo se usa
del tipo D ya que el flip-flops tipo D no tiene una condición de entrada de
"no cambio". La entrada D determina el siguiente estadode la salida con
cada pulso de reloj. Para dejar la salida sin cambiar, es necesario hacer
la entrada D igual a la salida presente Q en cada flip-flop.

Configuración con lógica secuencial

Se trató en el Capítulo 6 que un circuito secuencialtemporizado consiste
en un grupo de flip-flops y compuertas combinacionales. Como los resistros

Valor de estado siguiente

Registro

Circuito
combinacional

Salidas

Figura 7-4 Diagrama de bloque de un circuito secuencial

ev:;deyttvrosSc;;oieesexia;ee-il;eltcgcttálnac"ráeeoeuiproesnerLrr"osiumnmttrjaudetro-edreraroáibnáiimceasdnssspái¡nulrne.epapitpa';ot"PUeceaco\nlaare-roauscntttadremaoierntieite.atoalbtreqpsniednpnnudlrstlcegeeorananordii"segurdalllssetfc..nEuire"lá-"eea¿lrie.eü"ilic;rl-"ecicrcg;r.áriiqa;dun.áeilunil;,.mlst"ire"lsa"";i.reigtat*ciugt.ae.rouaptaoieiousn"rtned"^scsoc,ftc;áenoueuutorcoa"rntptliiecmcmiiateirddrdoooolc.seboe"aormmud.rssierdspSiganJeleebotg.eoabuóuaSEgnciilscnretscuitIl"torisaert(eioreenroemtcscdc-orsnédoignu'ieoóágtbáct.miaaicl,ootuseiitneitablooddrttoic.tasertelulsuqneoaeoeulpngnd.usmMRc"nniuoyti-oecesedeOsenSpniltvruiraitlnarsIuMaboeacsoc,tclllusrleaF1si'eyoumreeico;iutrcrovtgsonoiieldd¡uanddaunccdeeliscaeosteootorue&ealsoreocrnneclecd'eeegttisvintulras-arssnioreea't-.siedttnrdgpejnac\te'ano,mreuulaaiudSldcodeilreoeaeiisasuinlcrasdalnneoneesnatleesesecl.'tegpumdñealirirrxlísgnaeeaoeloceuttgauuplgled'igserórulsilduireeiticesosgsnidnaielutntuatoiaaaedrrd5rcitn-ajo-ssslooe''eo'

EJEMPLO 7-I: Diseñar un circuito secuencialcuya tabla
sta en Ia Figura7-5(a)'
d e esta dose l i de estadoeJpecificados f l i p-flo P SA rY 42. una en-
La tabla inf orm aciónde sa-
y' Ét tiguiente.esta d oe
trada r y una ""d.ti.rueácatamentede la tabla:
iidu ." o"bti.tt

A,(t + l) : )(4, 6)

Ar(t+ l) : )(1, 2,5,6)

y(Ap Az,x) : )(3, 7)

Lrifli,;oc;isai"od.v"a.a.;s"lpo^oir"eipssamdrseaeodnetiéolerdl"m*eeiirsmnátoaoasdPosmapisgírPneuaisimereanondtsteaesyvro: lnlaaspsavaraalridilaaabspleussaedldeideeannsstAerar" At y

da' Las
simpli-

At(t + l): Aé'

A z Q+ l ) : A z @x

l:Azx
EI diagramalógicose muestraen la Figura7-5(b)'

271

Estado Entra Estado Salrda
presente da siguiente
v
At A2 x At A2
0
000 00 0
001 0l 0
010 0l
011 00 I
100 l0
l0l 0l 0
ll 0
ll0 00 0

lll I

(a) Tabla de estado (b) Diagrama lógico
configuración de un circuito secuencial
Figura 7-b Ejemplo de
II
Tabla de verdad de la ROM
22
Di¡ección Salidas 33

r23 123

000 000
001 010
010 010
0ll 001
100 100
l0l 010
rl0 rl0
001
lll

Figura 2-6 Circuitosecuenciaqlueusaun registroy una ROM

EJEMPLO Z-2: Repítase el Ejemplo T_1 p€ro úsese ahora
una ROM y un registro.

La ROM puede usarse para configurar el circuito combina_
cional y el registro suministiará los nfo-nops. El
tradas de la RoM es igual ar número ae nii-rtops número de en-
más el número
de ent¡adas externas. El número de saridas de ia RoM es igual
al nilmero de flip-flops más el
caso se tie nen tres entradas y número de salidas extern as. En este
ma que su tres sa lidas de ra RoM; de tar for-
tamaño puede ser d e g x 3. La configuración se mue stra

en la Figura 7-6. La tabla de verdad de l a ,Re ndtMr a d ea ss ,i,deésnptei ccaifiacalna-
tabla de estado."o." presente" y .
:":t_4o
do la dirección de la RoM y él "estado.ig,ri".,tr;y las,,salidas,,
que especificanlas s alidas de
g'iente deben ser co nectados la RoM. Los valores del estado si_
tradas del registro.
de las salidas de la RoM a las en_

7 - 3 R E G I S T R ODSE D E S P L A Z A M I E N T O

U n regi str o capaz de despla zar su t información bi naria h acia la izqu ierda
o h acia la d erecha se llama re gis rode despla za mient o. ia c on fieur ación

272

sEc.7-3 R E G I S T R ODS E D E S P L A Z A M I E N T O2 7 3

lógica de un registro de desplazamiento consiste en una cadena de flip-

flops conectados en cascada, con la salida de un flip-flop conectado a ia
entrada del siguiente. Todos los flip-flops reciben un pulso de reloj común

el cual causa el deplazamiento de un estado al siguiente.
El registro de desplazamiento más sencillo es aquel que usa solamente

flip-flops como se muestra en la FiguraT-i.La salida Q de un flip-flop dado,
se conecta a la entrada D del flip-flop a la derecha. Cada pulso de reloj
desplazael contenido del registro un bit en posición a Ia derecha. La en-
trada seríal determina qué va en el flip-flop de la extrema izquierda duran-
te el desplazamiento. La salida seriaL se toma de la salida dei flip-flop de
la extrema derecha después de la aplicación de un pulso. Aunque este re-
gistro desplace su contenido a la derecha, si se voltea la página se observa
que el registro desplaza su contenido a la izquierda. Así un registro de
desplazamiento unidireccional puede funcionar como un registro de des-
plazamiento a Ia derechao a Ia izquierda.

El registro en la F'igura 7-7 desplaza un contenido con cada pulso de
reloj durante el flanco negativo del pulso de transición. (Esto es indicado

por el pequeño círculo asociado con la entrada de reloj en todos los flip-
flops.) Si se requiere controlar el desplazamiento de tal manera que ocurra
solamente con ciertos pulsos pero no con otros, se debe controlar el ter-
m i n a l C P d e l r e g i s t r o . S e m o s t r a r á m á s a d e l a n t e , q u e l a s o p e r a c i o n e sd e
desplazamiento pueden ser controladas a través de las entradas D de los
flip-flops en vez de a través del terminai CP. Si se usa el registro de la
Figura 7-7 se puede controlar el desplazamiento por medio de una com-
puerta AND como se muestra a continuación.

Trasferencia en serie

Se-,diceque un Si;!e-¡4edigital operq en modo serie cuando la información
seJrasfieie.y,g.e^á"ipu1á-un bit ea cadá iiempo. EI conte"iaó a" un"re-
gistro se trasfiere a otro desplazando los bits de un registro al siguiente.
La información se trasfiere bit a bit, uno cada vez desplazandolos bits
del registro fuente hacia el registro de destino.

La trasferencia en serie de la información del registro A al registro B
se hace con registrosde desplazamiento,como se muestra en el diagrama
de bloque de la Figura 7-8(a). La salida serial (S0) del registroA va a la
entrada serial (SI) del registro B. Para prevenir la pérdida de información
almacenadaen el registro fuente, al registroA se le hace circular su infor-
mación conectandola salida serial a su terminal de entrada serial. El con-

Entrada Salida
serial serial

Figura 7-7 Registro de desplazamientcr

2 7 4 R E G I S T R O SC,O N T A D O R EYS U N I D A DD E M E M O R I A CAP. 7

tenido inicial del registro B es desplazado hacia afuera a través de su +
salida serial y se pierde a no ser que se desplace a un tercer registro de
desplazamiento. La entrada de control de desplazamiento determina cuán- L
do y cuántas veces se desplazan los registros. Esto se hace por medio de
la compuerta AND que permite pasar los pulsos de reloj a Ios terminales
CP solamente cuando el control de desplazamiento es 1.

Supóngase que los registros de desplazamiento tienen cuatro bits cada
uno. La unidad de control que supervisa la trasferencia debe ser designada
de tal forma que habilita los registros de desplazamiento por medio de la
señal de control, para una duración de tiempo fija igual a cuatro pulsos
de reloj. Esto se muestra en el diagrama de tiempo de la Figura 7-8(b). La
señal de control de desplazamiento se sincroniza con el reloj y cambia su
valor justamente después del flanco negativo del pulso de reloj. Los si-
guientes cuatro pulsos de reloj encuentran la señal de control de despla-
zamiento en el estado 1, de tal manera que Ia salida de la compuerta AND

conectada a los terminales CP, producen los cuatro pulsos Tr, Tr, Tz y
?r. El cuarto pulso cambia el control de desplazamiento a 0 y los registros

de desplazamientose inhabilitan.

Asúmase que el contenido binario de A antes del desplazamiento es
1011 y que el de B es 0010. La trasferencia en serie de A a B ocurrirá en

Reloj

Cont¡olde
desplazamiento

(a) Diagrama de bloque

I

I

I

Cont¡ol de [LfLfLft
d6plazamiento
Tl T2 T3 T4
* (b) Diagrama de tiempo

Figura 7-8 Trasferencia en serie del registro A al registro B

SEC.7-3 R E G I S T R ODS E D E S P L A Z A M I E N T2O7 9

muestra en la Figura 7-10. El bit de arrastre del sumador completo se tras-
fiere al flip-flop D. La salida de este flip-flop se usa entonces como arrastre
de entrada para el siguiente par de bits significativos. El contenido de los
dos registros de desplazamiento se desplaza a la derecha por un período
de un tiempo palabra. Los bits de suma de Ia salida S del sumador comple-
to pueden ser trasferidos a un tercer registro de desplazamiento. Des-
plazando la suma a A mientras que los bits de A se desplazanhacia el ex-
terior, es posible usar un registro para almacenar el sumando y los bits
de suma. La entrada serial (SI) del registro B es capaz de recibir un nú-
mero binario nuevo mientras que los bits de suma se desplazan hacia afue-
ra durante la suma.

La operación del sumador en serie es como sigue. Inicialmente, los

registrosA almacenan el sumando, el registro B almacena el otro suman-
do y el flip-flop de borrado se lleva a 0. Las salidas seriales(SO) de A y B
suministran un par de bits significativos para el sumador completo en r y
y.La salida Q de los flip-flops da el arrastre de entrada z. El control de
desplazamiento a la derecha habilita ambos registros y el flip-flop del bit
de arrastre; de esta manera, en el siguiente pulso de reloj ambos registros

se desplazan a la derecha,el bit suma de S entra en el flip-flop de la ex-
trema izquierda de A, y el arrastre de salida se trasfiere al flip-flop Q.Ei
control de desplazamiento a Ia derecha habilita los registros por un núme.

ro de pulsos de reloj iguales al número de bits en los registros. Para cada
pulso de reloj sucesivo, se trasfiere un bit suma nuevo a A, un nuevo bit

de arrastre a Q y ambos registros se desplazan una vez a la derecha. Este
proceso continúa hasta que el control de desplazamiento a la derecha se

Desplazar
de¡echa

ap

Figura 7-1O Sumador en serie

2 & R E G I S T R o SC,o N T A D o R E SY U N I D A DD E M E M o R I A CAP.7

inhabilita. Así, se lleva a cab. la suma pasando cada par de bits coniu.-
lamente con ei arrastre previo a través de un circuitci sumador compieto
sencillo y trasfiriendo ia suma, un bit a ia vez, al registroA.
si el nú
e s te n ú mero mero nuevo tiene que agregarseai contenido del resi stro ;{.
e l pro c eso u. debe ser trasferido primero en serie al registro É. Rep itienclo
a ve númeio ar ,úm eri previo
z más se agregaráel segundo
en A.

erdcccrdqIcer.'eonaeiu'ueuano)mtliecix.serntbtbilacoooplóiaaieoctlditlsu.,laeolsna,syspmtdmedsesmoeeueeneuecpncepnilbymunaedcdrsesterenoilaeeueaóuonvtdrunlnrnmsoidicuosaaedsienfanra5ssaolptirdú.-lrípseqcp2eomee-erniuig,fr¡necrleldecisioca.sareusgepotoeelriurimptslslnomonuqotsosbprossura,outilasquenadesemsuumaontrolacmeoaerrarocsidlgaaeodeunaeuiodmnsimossnmor,trceerurrasesaemnorlsidenapstcigieseoruaoeusiur.deercmneiiemteleaitanedrpcrnlaaidralodae.treldocdrneasertpeooassosdasqedinspdeiretyleesulariranifnenls"usz'uecteunrtéapnldaceamroalmaereidgrafersn]alceosaaedinucpiupsalnomie-ieelatrutiupflodrnaolson.noae.a"d.'Epce.nscbp.o.ilesci"-a¿rErptpliccr-i".sresaaag.,uucurtnrrrudeiauúamaeteano.isllt¡eeaolsceeo"uls,dia.irlonanncrolusmaoelord.nurntmiErcreieaeemúeeailsbnnnemqmsaocitcutcnrdppreIpriaaiiaieeorarrtoessr---c.-r--.rr &

d.. o r Para mostrar q ue las operaciones de un tiempo de r bit en l o s computa- I
rial e se n . s e r i e r e q u ier en un circuito secuen cial,se dis e ña áe s u mador se_
considerandoe lc r l
ircuito secuencial.

EJEMPLO 7-3.. Diseñar un sumador en serie usando el pro-
cedimiento de lógica secuencial.

Primero se debe estipular que dos registros de desplazamien-
to están disponibles para almacenar los números binaiios que se
agregan serialmente. Las salidas seriales de ios registros se de-
signan con las variables r y -1.
diseñar no incluirá registros de El circuito secuencia"iqu"-." rru u
tarde para mostrar la unidad desplazamiento,se colocaran mas

adecuado tiene dos entra-das, x completa. El circuito secuenciar
b.its s^ignificativos,una salida s
flop Q para almacenar el arrast y ,- que suministran un q par de
que"genera los bits ,;-u ót rtip_
t
re. EI estado p..runt, áu" rrr,ni-
nistra.el valor presente del arrastre. El pulso áe reloi q.r, airpturu
el registro habilita el flip-flop e para cargar el arrástre nuevo.
Este arrastre es usado con el siguiente par de bits en x y y. La
3!13 de estado que especificael circuito secuenciarse da en ra
Tabla 7-3.

El. estado presente de Q es el valor presente del arrastre (car_
ry) El arrastre presente en Q se ugrega conjuntamente con Ias
entradas r y y para producir el bit suáa en la salida S. EI siguien_
te estado de Q es equivalente al arrastre de salida. Nótese que
las entradas de la tabla de estado son idénticas a ras entradas
en la tabla de verdad del sumador completo excepto que el arras-
tre de entrada (input carry) está ahorá presente en el estado o

"tabla 7-3 Tabla de excitación para rrn sumador en serie

Estado Estado FJip-flops
presente Entradas siguiente Salida deentrada

a 000 0 JQ KQ
010 I
0 100 OX
0 lll I
0 00Ó I 0x
0 0ll
I i0l 0 OX
lll IX
I I X1
XO
I 0 XO
0 XO
I I

y el arrastre de salida (output carry) está ahora en el estado

siguiente de Q.
Si se usa un flip-flop D para Q, se obtiene el mismo circuittl

que el de la Figura 7-10 debido a que los requerimientos de la en-

trada D son los mismos que los valores del siguiente estado. Si

se usa un flip-flop JK paru Q, se obtienen los requerimientos de
excitación de entrada listados en la Tabla 7-3. Las tres funciones
de Boole de interés, son las funciones de entrada del flip-flop para
JQ v KQ y la salida S. Estas funciones se especificanen la tabla
de excitación y pueden ser simplificadas por medio de los mapas:

Figura ?-11 Segunda forma de un sumador en serie

2Bl

JQ: ,y
KQ:x'y':(x+y)'

S:x@y@e

como se muestra en la Figuru 7-!r, el circuito consisteen tres
compuertasy un flip-flop JK. Los dos registrosde desplazamiento
se incluyen también en el diagramapara mostrar el sumadorcom-
pleto en serie.Nóteseque la salida s es una función no solamente
de r y y sino también del estadopresentede Q. EI siguienteestado
de Q es una función de valorespresentesde r y ), que resultan de
las salidas en serie de los registrosde desplazamiento.

7 - 4 C O N T A D O R E SD E R I Z A D O
Los contadoresMSI vienen en dos categoríasc: ontadoresde rizado y con-
tadoressincrónicos.En un contadorde rizado,la transiciónde salida del
flip-flop sirve comofuente para disparar los otros flip-flops. En otras pala-
bras las salidas cP de todos los flip-flops (con excepciónde la primeraI
se disparan no por los pulsosde entrada sino por la transició. q.te ocurre
en los otros flip-flops. En un contadorsincrónico,los pulsosde entradase
aplican a todas las entradasCP de todoslos flip-flops.El cambiode estado
de un flip-flop en particular es dependientedel estado plesente de otros
flip-flops. Los contadoresMSI sincrónicosse discuten en la siguientesec-
ción. Aquí se presentanalgunos contadorescomunesde rizado MSI v se
explicasu operación.

Contadorbinario de rizado

un contadorbinario de rizado consisteen una conexiónen serie de flip-
flops complementarios(tipo 7 ó JK), con Ia salida de cada flip-flop
tado a la entrada cP del siguiente flip-flop de mayor orden. El ?ti"po-.nr.o"p-
que almacenael bit menossignificativo recibelos pulsosde cuenta ,1"
trada. EI diagrama de un contador de rizado binaiio de 4 bits se mues"tt-r-a
err la F-igura7-12. Todas las entradasJ y K son igualesa l. El pequeñ,r
círculo en la entrada CP indica que el flip-flop se complementaduiante Ia
transicióndel flanco negativoo cuandr¡la salida a la cual está conectada

Figura 7-12 Contador binario de rizado de 4 bits

282

Tabla 7-4 Secuencia de cuenta para un contador binario de rizado .E
r¡t
Secuenciade cuenta Condiciones para complementar los flip-flops
i1

i:
I

A4 A3 A2 AI

0000 ComplementarAt

0001 ComplementarAt A.l irá de 1a 0 y complementaA2
ComplementafA,
0010

00ll ComplementarA, Al irá de 1 a 0 y complementa A2 ;
A2 irá de 1 a 0 y complementa.4,3
0 r 0f0-\^l
ComplementarA,
0I 0 -'lo ComplementarA, Al irá de 1 a 0 y complementa A,
Complementar At
0l f Complementar At AI irá de 1 a 0 y complemerti: 1,, ;
A 2 i r á d e 1 a 0 y c o m p l e r n e r i i aA 1 :
0lll A3 irá de 1a 0 y complemenra,4,

I y asísucesivamente

^A^l

1000

va de 1 a 0. Para entender la operación de un contador binario, se debe'
hacer referenciaa la secuenciade cuenta dada en la Tabla 7-4. Es obvio
que el bit de más bajo orden A, debe ser complementado con cada pulso
de cuenta. Cada vez que A, va de 1 a 0, este complementa Ar. Cada vez
que 42 va de 1a 0, este complementa ,43 y así sucesivamente.Por ejern-
plo. tómese la transición desde la cuenta 0111 hasta 1000.Las flechas en
Ia tabla enfatizan las transiciones en este caso. A, se complementa con
el pulso de cuenta. Como .41 va de 1 a 0, este dispara 42 y lo complemen-
ta. Como resultado,A2 va de 1 a 0, lo cual a su turno complementaA,. A.¡
va de 1 a 0, Io cual complementa Ar. La transición de salida de A.,,.si se
conecta al siguiente estado, no dispara el siguiente flip-flop ya que ésta va
desde 0 hasta 1. Los flip-flops cambian cada uno a su tiempo en rápida
cadencia y la señal se propaga por el contador a manera de rizo. Los conta-
d o r e s d e r i z o s e l l a m a n a l g u n a s v e c e s c o n ¿ o d o r e sa s i n c r ó n i c o s .

Un contador binario con una cuenta invertida se llama un contador
bínario decreciente.En este contador la cuenta binaria se disminuye en 1
con cada pulso de cuenta de entrada. La cuenta de un contador decrecien-
te de 4 bits comienza con el binario 15 y continúa con las cuentas binarias
7 4 , 1 , 3 ,1 2 , , 0 p a r a p a s a r d e n u e v o a 1 5 . E l c i r c u i r o d e l a F i e u r a T - 1 2f u n -
c i o n a r á c o m o u n c o n t a d o r b i n a r i o d e c r e c i e n t es i l a s s a l i d a s s e t o m a n d e
los terminales complementados Q' de todos los flip-flops. Si sólo están dis-
ponibles las salidas normales de los flip-flops, el circuito debe ser modifi-
cado ligeramente de la forma descrita a continuación.

Una Iista de una secuencia de cuenta de un contador binario decre-
ciente muestra que el bit de menor orden debe ser complementado con
cada pulso de cuenta. Cualquier otro bit en la secuenciaes complementa-
do, si el bit previo de menor orden va de 0 a 1. Por tanto, el diagrama de
un contador binario decreciente se ve de la misma forma que el de la Figu-

283

2 A R E G I S T R O SC,O N T A D O R EYS U N I D A DD E M E M O R I A CAP. 7

ra 7-r2, teniendo en cuenta que todos los flip-flops se disparan con ei
flanco positivodel pulso. (EI pequeñocírculoen la entrada CP debeestar
ausente.)Si se usan flip-flops de disparopor flanco negativo,entoncesla
entrada cP de cada flip-flop debe estar conectadaa Ia salida Q' del flip-
flop anterior. EntoncescuandoQ vaya de 0 a 1, Q, irá de 1 a 0 y se comple-
mentará el siguienteflip-flop comose requiere.

Contador BDC de rizado +

un contadordecimal sigueuna secuenciade diez estadosy regresaa 0 des-
pués de Ia cuenta de 9. Tal contadordebetener por Io menoscuatro flip-
flops para representarcada dígito decimal, como un dígito decimal se
representapor medio de un código binario con cuatro bits al menos. La
secuenciade estadosen un contador decimal se deducedel códigobinario
usado para representarun dígito decimal. Si se usa BDC, la secuenciade
estadoses como se muestra en el diagrama de estado de la Figura ?-18.
Esto es similar a un contador binario, exceptoque el estadodespuésde
1001(códigopara el dígito decimal 9) es 0000 (códigopara el dígilo deci-
mal 0).

@iitr-o-@-@-@

@-@-@-@*@

Figura 7-13 Diagramdaeestaddoeun contadoBrDCdecimal

El diseñopara un contadorde rizado decimal o para cualquierconta-
dor de rizado que no siga la secuenciabinaria no es un procedlmientodi-
recto. Las herramientasformalesdel diseño lógicopuedenservir solamente
com-ouna guía. Un producto satisfactoriamenteacabadorequiere la inge-
nuidad e imaginacióndel diseñador.

El diagrama lógico de un contadorde rizado BDC se muestra en la
Figura 7-14.*Las cuatro salidas se designanpor el símbolo Q con un sus-
crito numérico igual a la cargabinaria del bit correspondienteen el código
BDq Los flip-flops se disparan en el flanco negativo,es decir, cuando la
señal cP va de 1 a 0. Nóteseque la salida de Q' es aplicadaa las entradas
cP de ambas Qz y Qs y Ia salida de Qz se aplica a la entrada cp de
Q+. Las entradasJ y K se conectana una señal permanentede 1 a las sa-
lidas de los flip-flops comose muestraen el diagrama.

un contador de rizado es un circuito secuencialasincrónicoy no pue-
de ser descrito por ecuacionesde Boole desarrolladaspara desóribir cir-
cuitos secuencialestemporizados.Las señalesque afectan la transición

*Este circuito es similar al CI tiDo 7490.

Figura 7-14 Diagrama lógico de un contador de rizado BCD

del flip-flop dependen del orden en el cual cambian de 1 a 0. La operación
á.i .o"tua". puede ser explicada por una lista de condiciones para las
irarrriciones dl los flip-flops. Estas condiciones se deducen del diagrama
opera un flip-flop Jll. Téngase en cuenta
Iógico y del conocimiento de cómo el flip-flop se pone a uno si J :\ y se po-
cu"attaola entrada CP va de 1 a 0,

n e a c e f o s i K : 1 , s e c o m p l e m e n t as i J : K - - 1 , y s e d e j a s i n c a m b i o s i J :
K--0. Las siguientes soi las condiciones para la transición de estado de

cada flip-flop:

1. Qr se complementa en el flanco negativo de cada pulso de cuenta.
2. Q2 se complementa si Q, :0 y Q' va de I a 0' Q: se borra si Qt

:1YQr vadela0'

3. Qn se complementa cuando Qz va de 1 a 0'
4. Qe se complementa cuando QnQ,r: 11 y Qr va de 1 a 0' Qt se bo-

rrasiQ, óQ2 es0YQr vadela0'

Para verificar que estas condiciones resultan en Ia secuencia reque-
rida por un contadoi de rizado BDC, es necesario verificar que las transi-

Pulsos L-rL-n-[
de conteo

Ql o IT--'_lo -r--l

n,o o [--l-ln

Q4

Or o o o o o -j--!---qji I tg

Figura?-lsDiagramadetiempoparaelcontadordecimaldelaFiguraT-14

285

Qs Qa Q2 Q1 Qa Q¿ Qz Qt

Io2 dígito l o I dígito too dígito

Figura 7-16 Diagrama de bloque de un contador BDC decimal de 3 décadas

ciones del flip-flop sigan ciertamente una secuencia de estados como se .l

especifica por el diagrama de estado de la Figura ?-13. Otra manera de ve-

rificar la operación del contador es deducir el diagrama de tiempo para

cada flip-flop de las condiciones listadas anteriormente. Este diagrama

se muestra en la Figura 7-15, con los estados binarios listados después de
cada pulso de reloj. Q1 cambia de estado después de cada pulso de reloj.
Q2 se complementa cada vez gue Qr va de I a 0 durante el tiempo en que
Q, :0. Cuando Q¡ se vuelve 1, Q2 permaneceen 0. Qn se complementa
cada vez eue Qz va de 1 a 0. Q* permanece en puesta a cero durante el
tiempo en que Q, ó Q, es 0. Cuando arnbas Qz y Q* se convierten en 1,
Q, se complementa cuando Q, vaya de I a 0. Q¡ se pone a cero en Ia
siguiente transición de Q, .

EI contador BDC de Ia Figura 7-14 es un contador en década,ya que
cuenta desde0 hasta g. Para contar en decimal de 0 hasta 99 se necesitan

dos contadores en década. Para contar desde 0 hasta 999 se necesitan tres

contadores en década. Los contadores multidécada pueden construirse

conectando ios contadores BDC en cascada, uno para cada década. Un

contador de tres décadas se muestra en la Figura 7-16. Las entradas de
la segunda y tercera décadas vienen de Q* de la década previa. Cuando
Qs en una década va¡ra de 1 a 0, esta dispara la cuenta para la década
contigua de mayor orden mientras que su propia década va de g a 0. Por

ejemplo, Ia cuenta siguiente a 399 será 400.

7.5 CONTADORES SINCRONICOS

Los contadores sincrónicos se distinguen de los contadores de rizado en

que los pulsos de reloj se aplican a las entradas o terminales cP de todos

los f'lip-flops. El pulso común dispara todos los flip-flops simultáneamente

en vez de una a la vez en cadencia como en un contador de rizado. La de-

cisión de cuándo se debe o no complementar un flip-flop se determina de

los valores de las entradasJ y K en el momento del pulso. Si J:K:0, el

flip-flop permanecesin cambio. Si J: K: I el flip-flop se complementa.

Un procedimiento de diseño para cualquier tipo de contador sincró-

nico fue presentadoen la Sección 6-8. El diseño de un contador binario de

3 bits se llevó a cabó en detalle y se ilustra en la Figura 6-30.En esta sec-

ción se presentan algunos contadorestípicos MSI sincrónicos y se explica

su operación. Se debe tener en cuenta que no hay necesidadde diseñar un

contador si se puede encontrar en la forma de CI comercial.

286

Contador binario

El diseño de contadores binarios sincrónicos es tan simple que no es ne-

cesario pasar por un proceso de diseño lógico secuencial riguroso. En un
contador binario sincrónico, se complementa el flip-flop en la posición de
menor orden con cada pulso. Esto significa que las entradas J y K deben ,
mantenerse en la lógica 1. un flip-flop en cualquier otra posición se com-
plementa con un pulsq siempre y cuando todos los bits en las posiciones
d" tnenot orden sean iguales a 1, porque los bits de menor orden (cuando
están dados en 1) cambiarán a 0 en el siguiente pulso de cuenta. La cuen-

ta binaria dice cuando el siguiente bit de mayor orden debe ser comple-
mentado. Por ejemplo, si el estado presente de un contador de 4 bits es

A ABAI,A:: 0011, la siguiente cuenta será 0100. At se complementa
siempre. 4, se complementa porque el estado presente de Ar:1. A¡ se
complementa porque el estado presente de A2Ar:11. Pero Ar no se com-
plementa por el estadopresentede A|A2A¡:011, Io cual no dará una con-

dición de solounos.

Los contadores'binariossincrónicos tienen un patrón regular y pueden
fácilmente ser construidos con flip-flops conrplementados y compuertas'
EI patrón regular puede verse claramente del contador de '1 bits ilustrado
en ia FiguruT-ll. Los terminales CP de todos los flip-flops están conecta-
fuente de pulsos de reloj común. La primera etapa A' tiene J y K
áár á
igual a"ü1 si el contadbr está habilitado. Las otras entradas J y K son iguales

a 1 si todos los bits previos de menor orden son iguales a 1 y se habilita la
cuenta. La cadena de compuertas AND generan la lógica necesaria para
Ias entradasJ y K en cada etapa. El contador puedeexpandirsea cualquier
número de etapas; cada etapa contendrá un flip-flop adicional y una com-
puerta AND que da una salida de 1si todas las salidas de los flip-flops

previos son 1.
Nótese que los flip-flops se disparan con el flanco negativo del pulso.

Esto no es esencial aquí como lo fue en el contador de rizo. El contador po-
dría haberse disparado en el flanco positivo del pulso'

Contador binario creciente-decreciente

E n u n c o n t a d o r b i n a r i o s i n c r ó n i c o c r e c i e n t e - d e c r e c i e n t ee l f l i p - f l o p e n l a
posición de menor orden se complementa con cada pulso. un flip-flop en
iualquier otra posición se complementa con un pulso siempre y cuando to-
dos los bits de menor orden sean iguales a cero. Por ejemplo, si el esta-
d o p r e s e n t e d e u n c o n t a d o r b i n a r i o d e 4 b i t s c r e c i e n t e - d e c r e c i e n t ee s
AlA3A2At:1100, la cuenta siguiente será 1011.A, siempre se comple-
menta. A, se complementa porque el estado presente de A, :0. A¡ se
complementa porque el estado presente de ArAl :00. Pero Aa no se com-
plementa porque el estado presentede A, A2At:100, el cual no es una

condición de soio ceros.
U n c o n t a d o r b i n a r i o c r e c i e n t e - d e c r e c i e n t ep u e d e s e r c o n s t r u i d o c o m o

se muestra en Ia Figura 7-17,excepto que las entradas de las compuertas
AND deben venir de las salidas complementadasde Q' y no de las salidas

287

_i

t- 6.ú

ca

O

r.

¡-

!
!¡

<,J

288

o

@

O

a
o
o
4

(,

@

¡.

L
b!

6:x
< r;j

úo

289

2 9 O R E G I S T R OCSO, N T A D O RYE SU N I D A DD E M E M O R I A C A P .7 t

l

normales Q de l.s flip-flops previos. Las dos operaciones se pueden com-
binar en un circuito. un
hacia abajo se muest¡a,en contador binario ufpi i up ,- d" c o n tar h ác ia arri ba o
la Figura T-1g. Los" lops r em pl ea do s en es te
f
circuito pueden considerarse como flip-flops JK coi los terminales J v K
unidos entre sí. cuando la entrada del cóntrol creciente es 1, el circulio
cuenta hacia arriba, ya que las entradas ? se determinan a partir de los
valores previos de las salidas nori:iales en e. cuando la entráda del con-
trol decreciente es 1, el circuito contará hácia abajo, ya que las salidas
complementadas Q' determinan los estados de las eniradás ?'. cuando
ambas señales creciente y
t a d o p e r o p e r r n a n e c ee n l a d e c r e c i e n ú es o n 0, el registro no cambia de es-
misma cuenta.

Contador BDC

un contador BDC cuenta en binario decimal codificado desde0000 hasta
1001y de vuelta a 0000. Debido al regreso a 0 después de la cuenta de g,
un contador BDC no tiene un patrón regular como el contador binario di-
recto. Para diseñar el circuito de un contador sincrónico BDC es necesa-
rio pasar por un procedimiento de diseño como el discutido en Ia Sección
6-8.

La secuenciade cuenta de un contador BDC se da en la Tabla 7-5.La
excitación para los flip-flops
salida y se rnuestra también ? se obtienen de la secuencia de cuenta. Una
en la tabra. Esta salida es igual a 1 cuanclo
el contador de estado presente e
s 1001.De esta manera, v'p. ,"de habilitar
la.cuenta-de -la siguiente décad a de mayor orden mient ias que el mismo
pulso cambia la presente década d e 1001a 0000.

Las funciones de entrada del flip-flop de la tabla de excitación pueden
ser simplificadas por me_diode los mapár. Los estados sin usar pára los
términos mínimos 10 a 1b se toman como términos de no importa. Las fun-
cionessimplificadas se listan a continuación:

TQt: I

rQz: QáQ'

TQq: QzQt
TQa: QaQt + QoQrQt

y : QeQt

El circuito puede dibujarse fácilmente con cuatro flip-flops z, cinco com-
puertas AND y una compuerta OR.

Los contadores sincrónicos BDC pueden conectarse en cascada para
lbrmar un contador para los números decimares de cualquier longitud. La
conexión en cascadase hace como en Ia Figura
debe ser conectada a la entrada de cuenta"de T-16exceptoque la salida 1,
la décadá siguiente de má-
vor orden.

Tabla 7-5 Tabla de excitación para un contador BDC

Secuenciade cuenta Entradasdel flip-flop Arrastre de salida

Qa Qo Qz Q t TQa TQo TQz TQt 0
0
0000 0001 0
0001 00ll 0
0010 0001 0
00ll 0lll 0
0100 0001 0
0l0l 0011 0
0ll0 0001 0
0lll I
1000 llll
l00l
0001
1001

Contador binario con carga en paralelo

Los contadores usados en los sistemas digitales a menudo requieren una
condición de carga en paralelo para trasferir un número binario inicial
antes de la operación de conteo. La Figura 7-19 muestra el diagrama lógi-
co de un registro que tiene una característica de carga en palalelo y puede
operar también como un contadol.* La entrada de control de carga, cuan-
do es igual a 1, inhabilita la secuencia de cuenta y causa la trasf'erencia
de datos 1' hasta 1., a los flip-flops 41 hasta Aa respectivamente. Si la
entrada de carga es 0 y la entrada del control de cuenta es 1, el circuito
opera como un contador. Los pulsos de reloj causan entonces cambios del
estado de los flip-flops de acuerdo a la secuencia de cuenta binaria. Si
ambas entradas de control son 0, los pulsos de reloj no cambian el estado

del registro.
El terminal de salida del arrastre se convierte en 1 si todos los flip-

flops son igualesa l mientras se habilita Ia entrada de cuenta. Esta es una
condición para complementar los flip-flops que almacenan el bit siguiente
de mayor orden. Esta salida es útil para expandir el contador a más de
cuatro bits. La velocidad del contador se aumenta si se genera el arrastre
directamente de las entradas de todos los flip-flops en vez de ir a través
de una cadena de compuertas AND. De manera similar, cada flip-flop se
asocia con una compuerta AND que recibe todas las salidas de los flip-
flops anteriores diréctamente para determinar cuándo el flip-flop debe

ser complementado.
La operación del contador se resume en la Tabla l-6. Las cuatro en-

tradas dé control: borrado, CP, carga y cuenta determinan el siguiente
estado de salida. La entrada de borrado es asincrónica y cuando ésta es
0, causará que el contador sea puesto a cero, independientemente de la
presencia de los pulsos de reloj de otras entradas. Esto se indica en la

*Esto es similar pero no idéntico al CI tipo 74161.

2 9 2 R E G I S T R OCSO,N T A D O RYE SU N I D A DD E M E M O R I A C A P ,7

tabla por medio de las entradas X, Ias cuales sirnbolizan las condiciones
de no_importa para las otras entradas, bien sea que su valor sea 0 ó 1. La
entrada de borrado debe ir al estado de 1 para Lasoperaciones temporiza-
das listadas en las siguientes tres entradas en ia tabla. con las eniradas
de carga y, cuenta iguales a
que un pulso en el terminal 0, las salidas no cambian bien sea que se apli-
CP o no. ttna entrada.de c a r g a d e 1 - c a u s au n a

trasf'erencia de las entradas /1 a 1., al registro durant'e el flarrco posi_
ti.'o de un pulso de entrada. La información de entrada se carga a un re-
giritro a pesar del valor del terminal de cuenta, porque la entraclade cuenta
se inhibe cuando el terminal de carga es 1. Sl ei terrninal de cuenta se
mantiene er.r0, Ia entrada de cuenta controla la operación del contador.
l,as salidas cambia' a Ia siguie'te cuenta binaria, en la transición dei
flanc'positivo de cada pulso de reloi, pero no ocurre ningún cambio de
estadc si la entrada de cuenta es 0.

El contador de 4 bits mostrado en la Figura 7-19 puede encapsularse
en un ci. Se necesitan dos cI para la construcción clé un contador de g
bits:- cuatro cI para un contador de 16 bits y así sucesivamente.El arras-
tre de salida de u;: cI debeser conectadoal ierminal de cuenta del cI que
almacena los cuairo bits siguientes de mayor orden del contador.
Los contadores con la característica áe carga en paralelo que tienen
un número especifico de bits son muy útiles en el disóño de ioi sistemas
digitales. Más tarde se tratarán como registros con carga y característi,
cas de incremento. La función de incremento es u.ru op"ru"ión que agrega
1 al contenido presente del registro. Al habilitar el control de cuentá d.-u-
rante el período de un pulso de reloj. er contenido del registro se puede
incrementar en 1.

un contador con-carga en paralelo puede ser usado para generar cual-
quier número deseable de secuencias de cuenta. un co'lador de r\ módu-
los (abreviado en inglés mod N) es un contador que pasa por una secuencia
repetida de N cuentas. Por ejemplo, un contadór binarió de 4 bits es un
contador de 16 módulcrs(mod-16 counter). Un contador BDC es un conta_
d o r d e 1 0 m ó d u l o s ( m o d - t O c o u n t e r ). E n a l g u n a s a p l i c a c i o n e s , s e p u e d e .
no estar interesado ccn ios ly' estados particulare. qúe uru el contaáor de
\' ¡nódulos. Si este es el caso, entonce; el contador con carga en paralelo
puecteusarse para co;rstruir cualquier cc¡ntador de l/ módulos, siendo ly'
c'ralquier valor escogirio.Esto se explica en el siguiente ejemplo.

EJEMPLa z-4: construir un contador de 6 módulos usando
e l c i r c u i t o M S I e s p e c i f i c a d oe n l a F i g u r a 7 _ l g .

La Figura 7-20 muestra cuatro maneras en las cuales un con-
tador con carga en paralelo puede usarse, para generar una se_
cuencia de seis cuentas. En cada caso el contro-l de cuenta se
lleva a 1 para habilitar la cuenta por medio de los pulsos en la
entrada cP. Se usa también el hecho de que el control de carga
inhibe la cuenta y que la operación de borrado es independiente áe
otras entradas de control.
_ La compuerta AND en la Figura r-2a@) detecta Ia ocurrencia
del estado0101en la salida. cuando el contador está en este esta_
do, la entrada de carga es habilitada y todos los ceros de entrada

il

Figura 7-19 Contadorbinario de 4 bits con cargaen paralelo
Tabla 7-6 Tabla de función para el contadorde Ia Figura 7-9

Borrado CP Carga Conteo Función

Xx X Borrar a 0 .-:

X0 0 No cambiar i,u
1I X Cargarentradas
I Contarsiguienteestadobinario :
t0
r¡
r- rl
ZJJ
i,

Tk1t

2 9 4 R E G I S T R OCS O, N T A D O R EYS U N I D A DD E M E M O R I A i

CAP 7

se cargan al registro. Así, el contador pasa por los estados binarios
0, 1,2,3, 4 y 5 para regresarluego a cero. Esto produce una secuen-
cia de seis cuentas.

La entrada de borrado del registro es asincrónica es decir,
que no depende del reloj. En la Figura 7-20(b),la compuerta NAND

detecta la cuenta de 0110, pero tan pronto ocurra esta cuenta, el
registro se borra. La cuenta 0110 tiene oportunidad de permane-
cer por algún tiempo porque el registro va inmediatamente a cero.
Un pico momentáneo ocurre en la salida 42 cuando la cuenta va
de 0101 a 0110 e inmediatamente a 0000. Este pico momentáneo
puede.ser indeseabley por ello no se recomienda esta configrra-
ción. Si el contador tiene una entrada de borrado sincrónica, es
posible borrar el contador con el reloj después cle ocurrir Ia cuen-
ta 0101.

En vez de usar las primeras seis cuentas,se puede desear
escogerlas últimas seis cuentas desde 10 hasta 15. En este caso
es posibletomar ventaja del arrastre de salida para cargar un

A A3 ''¿Al A ^ ^A3 A A l

Cuenta: I Cuenta: 1
Borrado - I +Carga: 0
CP
CP
Entradas- 0
( a ) E s t a d o sb i n a r i o s0 , 1 , 2 , 3 , 4 , 5 Las entradas no tienen efecto
( b ) E s t a d o sb i n a r i o s0 , 1 , 2 , 3 , 4 , 5
AA A. A Al
A4 A3 A) A1

Contador de Cuenta: I Contador de
la Fig.7-19 Borrado - I la Fig. 7-19
CP
14 13 12 Il

t0l0 0011
(c) Estadosbina¡ios10,11,12.13,14,l5
(d) Estadosbinarios 3, 4, 5, 6,

Figura 7-2O Cuatro maneras de confizurar un contador de 6 módulos
usando un contador con carga en paralelo