arquitectura de computadoras morris mano

Hti

*

t' ;;

t;

c
'i

z¿

¿C

E

:a

F

'i
9a

O-:
óN
C,^
(J bc

t9l

1 9 2 L O G I c Ac o M B I N A C I o N A Lc o N M S I Y L S I CAP. 5

Cuandose configuraun circuito combinacionalpor medio de una ROM, las
funciones deben expresarseen suma de términos mínimos o mejor aún por
una tabla de verdad. Si la salida de las funcionesse simplifica, se encuen-
tra que el ci¡cuito necesita solamente una compuerta OR y un inversor.
obviamente, este es un circuito combinacionalsimple para ser ejecutado
con una RoM. La ventaja de las RoM es su uso en circuitos combinacio-
nales complejos.Este ejemplosolamentedemuestrael procedimientoy no
debeconsiderarseen una situación práctica.

La ROM que configura el circuito combinacionaldebe tener dos en-
tradas y dos salidas de tal manera que su tamaño deberáser 4X 2. La
Figura 5-23(b)muestra la construccióninterna de una ROM. Es necesa-
rio determinar cuál de los ocho enlacesdisponiblesdebenrompersey cuá-
les deben dejarsesin tocar. Esto puede hacersefácilmente de las funciones

de salida listadas en la tabla de verdad.Aquellostérminos mínimos que

especificanuna salida de 0 no debentener un camino a la salida a través

de una compuerta OR. Así, pera este caso particular la tabla de verdad
muestra tres ceros y sus correspondientesenlaces con las compuertas OR
que deben quitarse. Es obvio que se debe asumir que un circuito abierto
a una compuerta OR se comporta comouna entrada de 0.

Algunas ROM vienen con un inversor despuésde cada una de las com-
puertas OR y como consecuenciase especificaque inicialmente tienen todos

0 en sus entradas. El procedimientode programaciónde tales ROM re-
quiere que se abran los enlacesde los términos mínimos (o direcciones)
que especifiquenuna salida de 1 en la tabla de verdad.La salida de la com-
puerta oR complementa la función una vez más para producir una salida
normal. Esto se muestraen la ROM de la Figura b-28(c).

El ejemplo anterior demuestrael procedimientogeneralpara ejecutar

un circuito combinacionalcon una ROM. A partir del númerode entradas
y sahdas en el circuito combinacional,se determina primero el tamaño de

la ROM requerido.Luegose obtiene la tabla de verdad de programaciónde
la ROM; no se necesitaninguna otra manipulación o simplifieación. Los
ceros(o unos) en las funcionesde salida de la tabla de verdad especifican

directamenteaquellos enlacesque deben ser removidospara producir el

circuito combinacionalrequeridoen la forma de suma de términos mínimos.
En la práctica, cuandose diseñaun circuito por medio de una ROM,

no es necesariomostrar enlacesde las conexionesde las compuertasin-

ternas dentro de la unidad comose hizo en la Figura 5-23;lo cual fue mos-
trado para propósitosde demostraciónsolamente.Todo lo que el diseñador
tiene que hacer es especificar la ROM (o su número asignado)y dar la
tabla de verdad de la ROM como en la Figura 5-23(a).La tabla de verdad

da toda la información para programar la ROM. No se necesitaun dia-
grama interno que acompañela tabla de verdad.

EJEMPLO 5-5.' Diseñar un circuito combinacional usando

una ROM. El circuito aceptaun númerode 3 bits y generaun nú-
mero binario de salida igual al cuadrado del número de entrada.

El primer paso es deducir la tabla de verdad para el circuito

combinacional. En la mayoría dé los casoses todo lo que se nece-

Tabla 5-5 Tabla de verdad para el circuito del Ejemplo 5-5 ü

Entradas Salidas H

I¡l

ii

:.4

i?

A t A o 85 84 83 82 Bt Bo

0 0 0 000000 0
0 0 I 000001 I
0 I 0 000100 4
9
0 I I 001001 l6
25
I 0 0 010000 36
49
I 0 I 0ll00l
I I 0 100100
I I t ll000l

^^ 2 ñ l r o

ROM A2 At Ao Fr F2 F3 F4
8x4
0 00 0000
Ft F2 F3 F4 0 0l 0000
0 l0 000I
0 ll 0010
0100
00 0ll0
0l l00l
10 ll00
1l

Bs B^ B3 B2 B l D

(a) Diagramadebloque (b) Tabla deverdadde la ROM

Figura 5-24 Configuraciódnela ROMdelEjemplo5-5

;suaiim"3tSpgi;e"lg"rilieáÑ"e;r""t."ea";*,a"fraf;;;tosupn"id"i.rgi;;bo¡a*ep"uelE*r-dttár"tnu"[idunarea.dt,""irsnq¿.siéqópaad.eóeutnlu,e"ldeta,gnsiclerel""aadetpiulfarimscán"lsedlncaÍriyrcocucreuoa"rtmicisor"anlisrfcemtuliaiRnlactocuusiieldaenadOtaibcRmoácnasnneetloMuaOreseoatrocmoeaalcsndÉcMoop'qstsebuheesromEaeuasisoornrlaelabseácpa"ipaede,rlinnetuqrnaicanaadctloeumsalirmtcusgoatodareicaoe.uibaenaedctimLmmooerdnsañieaaaesinsaeaolopen's'srLtasrdñtmrcSrmcacaaleaoatca.oior-psírosind8jermTeng.nratenpe6eosniuarbemrcdluabueoneiamulnoconllnnpaesaaasR9baaaitcdteccrna5rFOleeatodolioRr-aoaisdMlsangg5lanbbOiaadouoteealinaMstaecdr'nRsRlsúnlaeieseatdl-;mOOdlrsastbcaa5atepsMeMltseas'-tdaoeras2advS.Iaostnce.by4leadrueisAiarled'orfeiua.8tpodiLgsantacbnXoraradebqaaeraBedsdseaclunst4.iane'oeebmlve.tetLdcslntrerLdeásaaeeehaoiertaessaslsss-ao-sr.
193

1 9 4 L o c r c Ac o M B t N A c t o N AcLo N M S ty L S t cAp. 5

0 y Au. La tabia de verdad de Ia Figura 5-24 especificatoda Ia
información necesariapara programar la RoM y el diagrama de
bloque r¡¡uesirelas conexionesreoueridas.

Tipos de ROM

Los caminos necesarios en una RoM pueden ser programados de dos ma-
neras diferentes. La primera se llama programación por mascara y la hace
el fabricante durante el último procesode fabricación de la unidaá. El pro-
cedimiento para fabricar una RoM requiere que el cliente llene la tábla
de verdad según lo que se desea que la RoM satisfaga. La tabla de verdad
debe ser entregada en una forma especial suministrada por el fabricante.
Muy a menudo, se entrega en cinta de papel o tarjetas perfbradas en el
formato especificado en la hoja de datos de una RoM parficular. El fabri-
cante hace Ia máscara correspondiente para que los caminos produzcan
unos y cerosde acuerdoa Ia tabla de verdad del cliente. Este procedimien-
to es muy costosoya que el vendedor le carga al cliente una tarifa especial
por hacerle una RoM con máscara. Por esta razón, Ia programación con
máscara es económica solamente si se van a fabricar grandes cantidades
del mismo tipo de configuración de ROM.

Para pequeñas cantidades, es más económico usar un segundo tipo
d e R o M l l a m a d o m e m o r í a p r o g r a m a b L ed e s o l o l e c t u r a o p R o M ( d e p . o g r a -
mable read-only memory). cuando se ordenan, las unidades pRoM .onti.-
nen ceros (o unos) en cada bit de las palabras almacenadas.Los enlaces
en el PROM se rompen por medio de pulsos de corriente a través de los
terminales de salida. un enlace roto define un estado binario y uno no
roto representa el otro estado. Esto le permite al usuario programar Ia
unidad en su propio laboratorio para lograr la relación deseáda*entre las
direcciones de entrada y las palabras almacenadas. Comercialmente se
obtienen unidades especiales llamadas programadores de pVoM para faci-
litar este procedimiento. De todas formas, todos los procedimientos para
programar las RoM son procedimientos de los materiales (hardware) aun-
que se use la palabra programación.

EI procedimiento de los materiales para programar RoM o pRoM es
irreversible y una vez programados el patrón dado es permanente y no
puede alterarse. una vez que se ha establecido un patrón de bits se debe
descartar la unidad si se quiere cambiar el patrón de bits. Un tercer tipo
d e u n i d a d e s l a l l a m a d a P R O M b o r r a b l e o E p R o M ( d e e r a s a b r ep R o M ) .

Las EPROM pueden ser recuperadas a su valor inicial (todos unos o todos
ceros) aunque se hayan cambiado previamente. cuando una EpRoM se
coloca bajo una luz ultravioleta especial por un periodo dado de tiempo, Ia
radiación de onda corta descarga los puentes internos que sirven de con-
tactos. una vez borrada la RoM regresa a su estado inicial para ser re-
programada. Ciertas RoM pueden ser borradas con señales eléctricas en
vez de luz ultravioleta y se les llama algunas vecesROM eléctricamente
olterableo EAROM.

La función de una RoM puede interpretarse de dos maneras diferen-
tes. La primera interpretación es la de una unidad que configura cualquier
circuito combinacional. Desde este punto de vista, cada terminal de sálida

SEC.5-B A R R E G L OL O G I C OP R O G R A M A B L(EP L A ) 1 9 5 t!
?
se considera separadamentecomo una salida de una f'unción de Boole ex- {i
presada .n .,,Áu de términos mínimos. La segunda interpretación consi-
hera Ia ROM como una unidad de almacenamientoque tiene un patron fijo 1
d e c a d e n a s d e b i t s l l a m a d a s p a L a b r a s .V i s t o d e e s t a f o r m a , l a s e n t r a d a s
especifican una dírección pata una palabra específicaalmacenada que se ir
upii.u luegoa las salidas. Por ejemplo, la ROM de la Figura 5-24tiene tres
líneas de dirección las cuales especificanocho paiabras acumuladas de la 1
manera dada en la tabla de verdad. Cada palabra tiene cuatro bits de
Iongitud. Esta es Ia razón por Ia cual se le ha dado a la unidad ei nombre ,f
de"memoria de sc,loIectura. lltlp¡nttriose usa comunmente para designar
u n a u n i d a d d e a l m a c e n a m i e n t o .L e c t u r o s e u s a p a r a i m p l i c a r q u e e l c o t r - '::q
tenido de una paiabra especificadapor una dirección en una unidad de
almacenamiento se localiza en los terminales de salida. Así' una ROM es ;
una unidad de memoria con un patrón fijo de palabra que puede ser leídtr
bajo la aplicación de una dirección dada. El patrón de bits en la ROM es
permanente y no puede cambiarse durante la operaciónnormal'

Las ROM se usan extensamente para ejecutar circuitos combinacio-
nales complejosdirectamente de sus tablas de verdad. Son muy útiles para
convertir á".rtt código binario a otro (tal como ASCII a EBCDIC 9 vice-,
versa), para funciones aritméticas como multiplicadores, para mostrar
caracteres en un tubo de rayos catódicos, y en cualquier otra aplicación
que requiera un gran número de er,tradas ¡,'salidas. Se emplean tambiérl
en el dlseño de unidades de control de los sistemas digitales. Como tales,
se usan para almacenar patrones fijos de bits que representenuna secuen-
cia de váriables de control necesariospara habilitar las diferentes opera-
ciones en el sistema. Una unidad de control que utiliza una ROM para
almacenar infbrmación de control binario se llama una unidad de c'tntrttl
mícroprogramada.El Capítulo 10 tratará este tema en más detalles.

5 - 8 A R R E G L OL O G I C OP R O G R A M A B L(EP L A )

Un circuito combinacional puede tener ocasionalmentecondicionesde ntr
importa. Cuando se configura con una ROM una condición de no importa
se convierte en una dirección de entrada que nunca ocurre. Las paiabras
en las direcciones de no importa no necesitan ser programadasy pueden
dejarse en su estado original (todos ceros o todos unos). El resultado es
qr. no todos los patrones de bits disponiblesen la ROM se usan, lo cual

se considera como un desperdiciode equipo disponible.
Considéresepor ejemplo, un circuito combinacional que convierte utr

código de tarjeta de 12 bits a un código alfanumérico interno de 6 bits, co-
rno J" lista en Ia Tabla 1-5. El código de tarjeta de entradas consiste en
1 2 l í n e a s d e s i g n a d a sp o r 0 , 1 , 2 , . . , 9 , 1 1 , 1 2 . E l t a m a ñ o d e I a R O M p a r a
c o n f i g u r a r e l ó o n v e r s o r d e c ó d i g o d e b e s e r 4 0 9 6X 6 , y a q u e h a y 1 2 e n t r a d a s
y O salidas.Hay solamente 4? entradas válidas para el código de tarjeta
y el resto de cómbinaciones son condiciones de no importa. Se usan así
iolamente 47 palabras de las 4096 disponibles. Las 4049 palabras restantes

no se usan y se desperdician.
Para aquellos casosen los cuales el número de condicionesde no im-

porta es excesivo, es más económico usar un segundo tipo de componente

I 9 6 L O G I C AC O M B I N A C I O N ACLO N M S I Y L S I CAP. 5

edatppLénelrrSarorntmIzardaasyiuIndellmca.oaremues.pl[ndraam,oaidaíPgdsonnrecLaiatmoceArmomroueaedsnpgdsicfulasigooecsirmIamrpuótcapoagiilroesóiaaAcnndroNcgaeupoeDnrcumnoaoneygpmarRrlaoeapRorRtmuuMaoenaMdd.rbteetaéErneselrnaotAmnrsoNpucindvnLoDoaeAn,p'rlpciLpcáre(AoLavbpdAd,ilteÁuaoencss;uieytedinondefana,e¿ceobdpmoererdg-ibolciealfaaganiscsrrnevgaaicranmodeaurioticalaaorpilbsbadelrellso,eemArpsrseo;eulmldogneoesi-_-c
te con enlaces entre ellas. Las funciones
en la forma de suma de productosal abrir específicasde Boole se ejecutan
c o n e x i o n e sd e s e a d a s . los enlacesadecuadosy d;ja; ú;

btutfyslociiauendudotcnrlananaopoecrs.s.acsuiaióorgtscns.étnLtnroeeeruofdndmcdipesgeioeoanienutlsgléoldonrarcraceesamlieacirnmddecnniilnóaenauateornlciosaadAntseuocdeteNd¡mdeaeynbeDessalltple,o-laoacrOrinqnndoofuRfavo-drusenoe.sruansmsd¡clccltsiaetiidauinotoósuauavdrcnysenneeeoe,snrdnnfAspnettosurosLNcattnsruéAiodDeterungársm-ryusf,,odouieieggRen,mpn,auomsopyursrao,uaeansl,deeeei"uedgesrnl"si,arpt-npu¡'lüucvaaplrpaoeoa"oefcmrfdnloono-deutiprrreeiclm"emraaeátrsoa""alFccrlyiqA'tAooniiug"rNmmNvr.erun.eDDpprrorsa"tlu--séereRoOero5rmR.ogmrr-:tRsee.2aLiennn5sdioinnteo.vAasaEvvrusNndeeeseeddDolnt¡raleeos___- .

opdd{ppmcst2daéeoeaoaoue¡usrsrpr.tmdmsytax-iTmréebdaLaEopkipirlene.aeleIdmr*elea-doilone,audstqsFiispeajonhsacucieiómggotpx'teodccAos¡uusroeañmueisloamrtmdñotsea.opdplareondpfueouaar5ldpuecenmcalr-reoera2trtcdnnoportlrn6eeeaaútdemPfasymmnsdmiuraogLsciaucloeAReuA8oolstesanrrNo.sn,sotatssstyrtDrtsecrderaaeeraaenieeaclnseoisrslliqdsutsanssóetrunaunépaecaenccmúsareeedlsd.ocimo.mlcdsaei*nacomnissaieeofdnfEsieisdeusrcncdaollo)ertntaesse.racoedcUttacninlporoneiaacnúnuorpdrtlisomdcrRnmooaetaadcoerníseOledpliussamiólrnnadidaMceodcnúteyasetnoeoiomddsnslcÉ;sssyyaepiot(eooeuoeceLnmradoedrpteloA2onoelepnrsnd,émmaej.ulúeeaxtaes"eiápmdnr;cenueei.sleltoeneetnna'alcilasuemrtcátsroraopnoeu-af1aendebsr.sdq6nopleNar.oa"utmgLeT¡.toscsíré.rAnasaas,iaertnlerodmrmLdluveaalcpaenaegiasdonLseúmsrapdanoAnsmusreoseesto,amrcs,encerd4aeleíietratsf_e-gssaeois-

De la misma fo1la que la ROM, el pLA puedeser p r o g r a m a b l ep o r
máscarao programablepor el usuario ( p r o g r a m a c i ó nd e óu,opol. con un

&términos ¡n términos
producto suma
(compuertas
(compuertas
AND)
oR)

Figura b-2b Diagrama de bloque del pLA
*El CITTL tipo 82S100.

o
(!

ú

o
o

N

o

@
.ir

!6
\o

a .-/
6É

;:-

6o

<?
Fq¡ EO.

)!z :

Tó

tri'6

6
¡r '=
b¡E
llI

197

1 9 8 L O G T CCAo M B | N A C | O NCAOLNM S ty L S t C A p .5

d:osdpgPieee"orrLboaslmAcl^dmaer1uamaen:cpt-crreiratrrriolróoeqaigunastrrln"lpaardeaermsepsorgrarLe(ctapbhAonevlLatrdeó.rAr)iahdgmp.ndewroatiyacrealosh.ni.mporfv.taolioá'pelbepsasurrrcusir"eca.u.ipcáuiartaol"u-ntiu","ámitJ2-.ee""u"en]lt..lnE-'scn"dsleoitatereu.nd.,nap"¡táttuercas,o.-oo.br."Hgdtn,rgairea;pra;-bt."ñ,eomsieri..el_,u"e.,t"i;raneuu;f.t;oip-u0-r","ieoToo'iog.e.o.".a",,,irctueiuderlsnnperufatrLafoaeiAbtesrrarcnilFoibdoocdp'lLmaaspiosnArrerpoedt.remoqescnprueipaaiaedbrmlrrolieaieo___s

Tablade programadel pLA

ldfudde"esPipEqEennee:necaLuli'lapontssJrlAeoauareuunccc:ot',sjimmoói'ocFdeleUoeMlmminuimaaornsgdsccapntiddeupnect"uinuooederlnea¡iuoetaténuc'métpnonrféEpreenntrasfeearroPs-cigrmgeqs2nATaadeLasreu7tiruNcsAr*aesnpeie(caooiDe1aoonnstetntdad)soit.tni$unm.aaAeceesmúndc;bonrbu.mpm;cíooelmmenlpnaeauimsnefqLi-pdnimeidrucoA;uu.atoriao"eoe;ndeec"rn"tsvc;er;-l¿o""iug;utuuuiinni.a,enrn,a;1ñús'asnu;rSinñJ"nminpu,tdS"d'óro-L"d"ee^aoIu"iiAs-o.ri¿srJiar^e¿oua,",e"ar,l."d""dric"so-ooy"ppoop¿o""bctr;..arn""rso;s;i,ro--r;orrfaeird;;ciia-ñ.i;ggr.pdelurdr-lir;uu*'uo,diev;u;cit.;ruesa;ao"^oca;cr.lcrsüonlc"cá"teiE.'..mdioru.o."ój^c'sie"mrpi'cnasup,p,omsuñi]iñbiu,.""ueitoü".o"pi"eo."rnpln,rl"tiids_oa"aoelirscserq""rscnredeesoe"uiiAesoojmn"peeNdrn.eaerndutbc,eDoaannonuiuegtnmlltrélnrirraupaaacmeaoroasLcrmiqfmsfprsaioRAsbuctomieodamrrnriuonmrmaaeouetiáMaasdrtasnasaesol.o.-e s

Ft: AB' + AC

Fz: AC + BC

cBtdtcelsaAleioeaiasnudfrBmbjticopocalF"eaoesaaLHicc¡lrgtAaaoFeloaraaouóCcsfimdyplsgernoaaarrpurtcvléoAerulriavbreezganNBmamm-qmsrc25rCDanuitiiie6n-naéam-.ai2neooo.brpeE7amtrRsslusade(clnde-ncirainNedcósed)en.oiceenoeEcrcpoes-crirossrqd.fsruosntiaseeacaiodl.r-erpapülanuoluicolroLarcrnopossisÁ,ite.ana"doce-r;n;rsr",au-;t"tu;t.i;-ae;mc-ris;";g^e;Ét.tr¿dio"";rnrll"id;oe;"a"ai;;ioriri,;;n"sddli,s"gsaüur-e-eett"lr"ei..n.ptan"srunaqt.rtdtua.trrboouenaealrcgies.adsldaeorasaa;anlsve"u".smyrce_lyLmLleto;as("oda.slnvá-mtaso.peeaers,spc;etrrs";pé"dsicucg^.rrLrLaoaii"eclmf;Ai;amdli;ruJíic;it;eduinpaápttraíyoounsroApseli"scecom)i"Ns;nccarods*ieta¡D¡sleamcuirrÍsn,ssaaaBemyAeboamlcoNfnlimclaopunoaiiaDnomulnLalsueeone.cAcoemslsaisiiLRónopsetnlda.ntren._naeea_a r :
trsielidcaelaPdcaaov)rma,aprlcailaaebvdmalaee¡tiéneartnbmalde"in1ad(o1teiipr.td..re-oain"ddgtuarac)rdt"oia,",.-os"ue.a..m"""".i pat"or"c.oraaannpi"luaarnrrste"0ec.n.e"Steri^anulda.saivu;s;ac;f;oroinarmb1r,a0.e"e,nóso1t-ár.m(asguaiuslaieó(pnnnato)_e.

sEc. 5-8 A R R E G L OL O G I C OP R O G R A M A B L (EP L A ) 1 9 9

eapaccctccesuoonoaolroaemllmnemuucrelepmimtiitnaxnanléenoniacstórrmsaaolAamenndedddNs.ienLeeaunDatsone¿aeobesand"npsiaetatee.rrdrrrouyoantao"-o!"oldpdstpaosc"arau;c*;rol^;;pac"e-1;mfrsi;rtsir"r;ü;;ooi""ai;;.fi;¡;s"dlt"siuud;;leeeA";i:-""";omcANe"muNdrDaatueDLar.decnlosaLartsoucqrsÉccaasuecooameocA"m*nrnaofiliNu'oupnommDrnmuoümipegndneerasoueatFnneaseistil.óglrleAódyaetnunoeéNmlrl.ItmoraaDraCmasep'dceai5oqlnaaoUnd-ruo-srttena2earrpeneat6nqgréntsd-Socruutpraaodreeimoaócdmudandnoaicaonsadrtsnnoruusio.oeeu.rfnypunosnneanrpertlsaeomoeq1ps0ndnnuaeecteutdencnrr,riaciamerflldidootllcnaa-oaassatsee

de 1.

aluqmuneL'lorlossslcltaéamrmmaiidnnaoossssepanrt"t'Jird"e.atls"aL.sacqsuovemafrpoiaurmbelruetlsaadnseAlsaNafDl'iudynaocsRieósnme' aEernscpaeenl cceiojfeni cmuapnnloobsdapejaolraal a s c o

Figura5-27se tiene: F, : AB, + AC

de t al f orma que F t 'si ¿e rm- ia" "r c a con un 1 para los términos producto1 y 2 y
con un guión Par a e produc tog. Cu du término productoque tiene
l

IJ

00 00 ,{
0l 00
l0 00 \------Y---,
ll 0l L
00 l0
OI 1l ¡'1 = A B , + A C
l0 00
1l l1 B

(a) Tabla de verdad I

,{ I

\_---r--J
C

¡:. -_AC + BC
(b) SimplificaciónPormaPa

l'érmrno Entradas Salidas
producto ABC F, F)

AB, I 10 1
AC l ll l1
BC 3 -l
1l
TT
TiC

(c) Tabla de Programadel PLA
Figura 5-27 Pasos necesariosen la configuración del PLA

200 L O G I C AC O M B I N A C I O N ACLO N M S I Y L S I CAP. 5 j,

un 1 en la columna de salida requiereun camino desdela compuerta AND
correspondientehasta la compuerta de salida OR. Aquellos marcados con
un guión no especificanconexión. Finalmente una salida V (verdadera)
indica que el enlacea través del inversor de salida permaneceen su lugar
y un c (complemento)indica que el enlace correspondienteestá roto. Los
caminosinternosdel PLA para estecircuito semuestranen Ia Figura 5-26.
Se asumeque un terminal abierto en una compuerta OR se comporta como
un 0 y que un corto circuito a través del inversorde salida no daña el cir-
cuito.

cuando se diseñaun sistema digital con un PLA no es necesariomos-
trar las conexionesde Ia unidad como fue hechoen la Figura b-26.Todo lo
que se necesitaes una tabla de programacióndel PLA mediante la cual se
puedeprogramarel PLA para dar los caminosadecuados.

cuando se configuraun circuito combinacionalcon pLA, se debe ha-
cer una investigación cuidadosapara poder reduci¡ el número total de
términos productoya que un PLA podríatener un númerofinito de térmi-
nos AND. Esto puedehacersesimplificandocadafunción al mínimo número
de términos. El númerode literalesen un término no es importanteya que
se tienen disponiblestodas las variables de entrada. Los valore. ue.áa-
derosy de complementode la función debensimplificarsepara ver cual se
puede expresar con menos términos producto y cual produce términos
productoque son comunesa otras funciones.

EJEMPLO 5-6.. Un circuito combinacionalse define nor las
funciones:

Ft(A,B, C) : )(3, 5,6,7).
F 2 ( AB, , C ) : ) ( 0 , 2 , 4 , 7 )

configúreseel circuito con un PLA de 3 entradascuatro términos
productoy dossalidas.

Las dos funcionesse multiplican en los mapas de la Figura
5-28. Ambos valores verdaderosy complementosde Ia función se
simplifican. Las combinacionesque dan un número mínimo de
términos productoson:

Fr: (B'C' + A,C,+ A,B,),
Fz: B'C' + A'C' + ABC
Esto produce solamente cuatro términos producto diferentes:
B'C' , A' C' , A'B' y ABC. La tablaprogramadel pLA paraestacombi-
nación se muestra en la Figura 5-28.Nóteseque la salida F, es la
salida normal (verdadera)aunquese marqueuna c bajo ella. Esto
es debidoa que Fí se generaantes del inversorde salida. El inver-
sor complementala función para producir F, a la salida.
El circuito combinacionalpara este ejemploes muy pequeñopara una
configuraciónpráctica con un PLA. Este se ha presentadoaquí solamente

BB

I

A)' I o{ I I
L L
--_-J -_
L
C
F1=AC+AB+BC
FI.=8,C,+A,C,+ABC

IB

U0 0 00

,{ 0 ,tI 0 0

-r--/ \____Y_/

L Fi=B'C+A,C+ABC

F i = s ' c ' + A ' C ' +A ' B '

Tabla de prog¡amade un PLA

Términos Entradas Sali{as
productos ABC Ft F2

B,C, I -00 ll
A,C, 0-0 ll
A'8, 1 00
ABC tll l-
5 -l

4

CT ttL

Figura 5-28 Solucióndel Ejemplo5-6

para propósitos de demostración. Un PLA típico comercial tiene más de 10
entradas y cerca de 50 términos producto. La simplificación de las funcio-
nes de Boole con tantas variables debe llevarse a cabo por medio del méto-
do de tabulado u otro método de simplificación a base de computador. Aquí
es donde el programa de computador puede ayudar al diseño complejo
de Ios sistemas digitales. El programa del computador debe simplificar
cada función del circuito combinacional y su complemento al mínimo nú-
mero de términos. El programa selecciona el número mínimo de términos
diferentes para cubrir todas las funciones en su forma verdadera o de

complemento.

5 - 9 N O T A SC O N C L U Y E N T E S

Estecapítulopresentauna variedadde métodosde diseñopara los circui-

tos combinacionales. También presenta y explica un número de circuitos
MSI y LSI que pueden ser usados para diseñar sistemas digitales más

201

2 0 2 L O G I c Ac o M B I N A c I o N A LC o N M S I Y L S I CAP. 5 t¿
.
complicados. El énfasis aquí fue sobre Ia lógica combinacional MSI y las
f ' u n c i c ¡ n e sL S L L a s f u n c i o n e s d e l a l ó g i c a s e c u e n c i a l M S I s e d i s c u t i r á n e n A,-
e l c a p í t u l o 7 . E l p r o c e s a d o ry c o n t r o l M S I y l a s f u n c i o n e s L S I s e p r e s e n -
tarán en los capítulos 9 y 10. Los componentes del microcomputador LSI -t-
se iritroducirán en el Capítulo 12.
t
Las funciones MSI presentadas aquí y otras disponibles comercial-
mente se describen en los libros de especificacioneso catálogos. Los libros JI
de CI contienen descripcionesexactas de muchos MSI y otros circuitos
integrados. Algunos de estos libros de datos se listan en las ref'erencias
que se darán más adelante.

Los circuitos MSI y LSI pueden usarseen una variedad de aplicacio-
nes. Algunas de estas aplicaciones fueron discutidas a lo largo de este
capítulo, algunas fueron incluidas en problemas y otros serán encontradas
en capítulos siguientes conjuntamente con sus aplicaciones particulares.
Los diseñadores recursivos pueden encontrar muchas otras aplicaciones
que se ajusten a sus necesidadesparticulares. Los fabricantes de circuitos
integrados publican numerosas notas de aplicación que sugieren la utili-
zación posible de sus productos. Una lista de notas de aplicación puede
obtenerse escribiendo a los fabricantes directamente o sólicitándola di-
r e c t a m e n t e a s u s r e p r e s e n t a n t e sl o c a l e s .

R E F ER E N C I A S

t. YHua.lllo, 'I-nMc.. M., co mp u t er S-y s f e mA r c hit ec t u r e .E n gl ewo o dc r i f f s , N. J.: prentice-
,1976.

z - M o r r i s , R . L . , y J . R . M i l l e r , e d s . ,D e s l g ni n g w i t h r r L I n t e g r a t e d c i r c u i t s .
NuevaYo¡k: McGraw-Hill BookCo., 1921.

3 . Blakeslee,T. R., Digítal Designwith standlrd MSI and LSI. Nuevayork: John
Wiley & Sons,19?5.

A Barna A., y D. I. Porat, Integrated Circuíts in Dígitat Electronics.Nuevayork:
John Wiley & Sons,1973.

5 . I,.9, s. c., Digital Circuíts and Logic Design,Englewoodcliffs, N. J.: prentice-
Hall, Inc.,1976.

SemiconductorManufacturersData Books (consultar la última edición):
(a) The TTL Data Booh for Design Engineers.Dallas, Texas: Texas Instru-

m e n t s ,I n c .
( b I T h e t r ' a i r c h i l ds e m í c o n d u c t oTr T L D a t a B o o k .M o u n t a i nV i e w , c a l i f . : F a i r -

child Semiconductor.

(cl Digitat IntegratedCircuits. Santa Clara, calif.: National semiconductor
Corp.

( d ) S i g n e r i c sD i g i t a l , L i n e a r ,M O S . S u n n y v a l e ,C a l i f . : S i g n e t i c s .
(e) MECL Integrated circuits Data Booh.Phoenix,Ariz.: Motorola semicon-

ducto¡ Products,Inc.
( f ) R C A s o l i d s t a t e D a t a B o o hS e r i e s .s o m e r v i l l e ,N . J . : R C A s o l i d s t a t e D i v .

PROBLEMAS

5-1. Diseñe un convertidor de código de exceso 3 a BDC usando un circuito MSI
de sumadores completos de 4 bits.

5-2. Usando cuatro circuitos MSI, construya un sumador paralelo binario para
sumar dos números binarios de 16 bits. Marque todos los arrastres entre
ios circuitos MSL

5-3. Usando 4 compuertas OR-exclusivas y un circuito MSI de sumadores comple-

tos de 4 bits, construya un sumador sustractor paralelo. Use una variable

de selecciónde entrada V de tal manera que cuando V:0, el circuito suma
y cuando V: t, el circuito resta. (Sugerencia: use la sustracción por com-
plementode 2.)

5-4. Deduzca la ecuación de dos niveles para el bit de arrastre de salida C, mos-
5-5.' trado en el generador de bit de arrastre posterior de la Figura 5-5.

(a) Usando el procedimiento de configuración AND-OR invertida descrito en
la Sección 3-7, demuestre que el bit de arrastre de salida en el sumador
completo puede expresarse como:

C¡+t : Gi + PiCí : (Ci Pi + GiCi)'

5-6. (b) El CI tipo 74182es un circuito MSI generador de bit de arrastre poste-
rior que genera los bit de arrastre conjuntamente con las compuertas

AND-OR invertida. El circuito MSI asume que los terminales de entrada
tienen los complementos de G, P y de Cr. Deduzca las funciones de
Boole para los bits de arrastre posteriores Cr, C, y C¿ en este CI. (Su-
gerencia: use el método de ecuación sustitución para derivar los arrastres
en términos de C,')

(a) Redefina la programación y generación de los arrastres de la siguiente
forma:

P': A' * B'
G¡: A,B,

Demuestre que el arrastre de salida y la suma de salida de un sumador
completo se convierte en:

C¡*r: GiGi + Pi)': G,+ PiCi

E:(P,ci)@c,

(b) El diagrama lógico del primer estadodel sumadoren paralerode 4 bits
como se configura en el CI tipo 74288y se muestra en la Figura pb_6.
Identifique los terminalesPj y Gi, comose definieronen (a) y demuestre
que el circuito puedeconfigurarun sumadorcompleto.

(c) Obtengalos arrastresde salida C., I C, en función de pi, pl, p!, Gí,
G;, C;, y C1en la formadeAND-OR invertiday dibujeel circuitodearras-
tre posterior de dos niveles para este circuito integrado. fsugerencia:
use el método de ecuación-sustituciónde la forma como se hizo en el
texto al deducir la Figura 5-4, perousandola función AND-OR invertida
dadaen (a) por C,*,.1

203 rl

Figura P5-6 Primeraetapade un sumadorparalelo

5-7.!, (a) Asuma que la compuerta oR-exclusiva tiene una demora de propagación l.
de 20 ns y que las compuertasAND y OR tienen una demora de propaga-
ción de 10 ns. ¿Cuál es el tiempo total de demora de propagaciónen el ,1,
sumadorde 4 bits de la Figura b-5?
,
(b) Asuma que C5 se propagaen el recuadrode la Figura b-b al mismo tiem-
po que otros bits de arrastre (ver Problema5-4).¿Cuál seráel tiempo de
demorade propagacióndel sumador de 16bits del Problema 5-2?

5-8. Diseñeun multiplicador binario que multiplique un númerode 4 bits B:
b3b2btbo por un número de 3 bits A -- ararao para formar el producto
C : c 6 c 5 c a cca2 c t c o . E s t o p u e d el o g r a r s ec o n 1 2 c o m p u e r t a sy d o s s u m a d o -
res paralelos de 4 bits. Las compuertasAND se usan para formar los produc-
tos en pares de bits. Por ejemplo, el producto de o6 y b6 pueden generarse

sacandola función AND de o¡ con ó¡. Los productosparciatesformadospor

Ias compuertasAND se suman con los sumadoresparalelos.

5-9., ¿Cuántasentradasde no importa hay en un sumadorBDC?

5-10. Diseñeun circuito combinacionalque genereel complementode 9 del dígito
BDC.

5-11. Diseñe una unidad aritmética decimal con dos variablesde selección,vt y
vo y dos dígitos BDC, A y B. La unidad debetener cuatro operacionesarit-
méticas que dependende los valores de las variables de selecciónde la ma-
nera comose muestraa continuación.

Función de salida

0 0 A + 9's complementodeB
0l A+B
l 0 I * lO's complementode B
ll A + | (agreguelaA)

use funciones MSI en el diseño y el complementador de 9 del problema b-10.

5-12. Es necesario diseñar un sumador decimal de dos dígitos representados In
un código de exceso 3 (Tabla 1-2). Demuestre que la corrección después de
sumar los dos dígitos con un sumador binario de 4 bits es de la siguiente
manera:

204

PROBTEMAS 205

(a) El arrastre de salida es igual al bit de arrastredel sumadorbinario'
( b ) S i e l a r r a s t r ed e s a l i d a : 1 , a g r e g a r0 0 1 1 '
( c ) S i e l a r r a s t r ed e s a l i d a : 0 , a g r e g a r1 1 0 1 '

Construyae]sumadorcondossumadoresbinariosde4bitsyuninversor.

5 . 1 3 , Di s eñeuncircuit oq u e co m pa redosnúme ros d e4 bqi ut seA¡ :y Bl, psai Ar a: c oBnys t a t a r
si e llosson iguale s .E l c irc ui tot ieneuna sali da¡ ' tal

r:0 siA+ B.

5-14. aEqAdllimnucocauleIoi:nnlaf,sed7miqcgncecce4Bc,ipiaiisrotoLprclattucrdann8ouiurrdvuefsa5leiiFoai"átgr,tuscolssibo"duginpedriior..uta.cono"eosrsd.rutn.b,*eaerenimdocte""tigúoba-1i.isár7iemsepu.eausq,ni-a,erdqaiisinqerdceoneplieotougóe7xiselnusrisen-c4gcl.tudo'aeirLrccarfieaaapei8ooruFcerddnt85nmniaoilpotag-teqtepbcesr1iussuAvrliia,nórtrlauoessar<acggnas.eltlua85ioai.dcbJLie,-cpstooui7eanootucsismnyeAmee-tuetieosmdot>furaptrin.aaesqnetatetrndp.cBusrrno"caaaaaeáycoebIAddsqoosnilcoou:tasmA?tsareerid4:gpeaoánBBemmLannpda-8lriyaeean.aLfIa5irnnasracruda,gmFioosanpcFelgisboágtisuinólsi0stgsuavaleinia_uragtolynsuiadnrlnsdg.loa.decúaqiPaidasfligm5suisru5ecbcuc-Aeeen-?aii4ui1s<rntre.tccsieo4tiBbtSnuvirs.ocrim'aPtoiitdcseotsdososeeuintAane.'rasuniet>stmimupsooAecmassaaterpBsiaq<annydlaianuBdooegiryaoreosral-

^3 A<B
A>B
12 A=B

Al

Ao
Circuito
dela A>B
Figura 5-7

B3
B2

Bl

Bo

A<B I
A>B Figura P5-14 Circuitoequivalentleógicamentael CI tipo 74L85
A=B

, 5-15. Modifique el decodificadorde BDC a decimal de la Figura 5-10para obtener
una salida de sólo ceroscuando ocurr a una combinaqiónde entrada inválida'

/5-16. Diseñeün convertidorde códigoBDC a exceso3 con un decodificadorBDC

a decimal Y cuatro comPuertasOR.
b-lTY'Un circuito combinacionalse define por medio de las tres siguientesfun'

ciones:

Ft: x'/' * ryz' t¡
Fz:x'*Y
¿_-
Fr: xy * x'y,
A
y'o-18. Diseñe un circuito con un decodificador y compuertas externas.
Un circuito combinacional se define por medio de las dos sizuientes fun-
clones:

F,(x,y) : >(0,3)
Fr(x,y) : >(1,2,3)

Configure el circuito combinacional por medio del decodificador mostrado en
la Figura 5-12y compuertas NO-y externas.
r 5-79. Construya un decodificador de 5x 32 con cuatro decodificadores demulti-
plexores de 3 x 8 y un decodificador de 2 x 4. Use la construcción de diagrama
de bloque de la Figura b-14.

t 5-20. Dibuje el diagrama lógico de un decodificador demultiplexor de 2 a 4 líneas
usando solamente compuertas NO-O.

5-21' Especifique la tabla de verdad de un decodificador de prioridad de octal a
binario. coloque una salida para indicar que al -.r,o. unu de ras entradas
es 1. La tabla puede ser listada con b filas-y algunas de las entradas pueden
tener valores de no importa.

5-22. Diseñe un codificador de prioridad de 4 a 2 líneas. Incluya una salida E para
indicar que al menos una de las entradas es 1.

5-23. Configure la función de Boole del Ejemplo 5-4 con un multiplexor de g x 1 con
A' B y l) conectados para seleccionar ias líneas s2, sr y s6 respectivamente.

5-24. Configure el circuito combinacional especificado en el problema 5-1T con
un doble multiplexor de 4 a 1 línea, una compuerta o y un inversor.

5-25. Obtenga un multiplexor de 8x I con un doble multiplexor de 4 a 1 línea con
entradas de habilitación (enable) separados pu.o .o., Iíneas de selección
comunes. Use la construcción por diagrama de bloque.

5-26. configure un circuito sumador completo con multiplexores.

5-27. La RoM de 32 " G conjuntamente con ra línea 20 como se muestra en la Fi-
gwa P5-27 convierte un
mero BDC de 2 dígitos. número binario de 6 bits a su correspondiente nú-
por ejemplo, er binario 100001se convierte al BDC

011 0011 (decimal 83). Especifique la tabla de verdad para la ROM.

23 22 2l

ABCD
32x6ROM

Ft F2 F3 Ft Fs

\___Y-_i L____T____-_J

l0r 100

Figura P5-27 Conversorde binario a decimal

206

PROBLEMAS 2O7

5-28. .Pruebe que una ROM de 32 X 8 puede usarse para configurar un circuito que
genere ei cuadrado binario de un número de 5 bits de entrada con Bo : Ao !
É, : 0. Como en la Figura 5-24(a). Dibuje el diagrama de bloque del circuito
y lirt. las primeras y últi*u. entradas de la tabla de verdad de la ROM.

5-29.,7¿Qué tamaño de ROM se usaría para configurar:

(a) Un sumador sustractor BDC con una entrada de control para seleccio-

nar entre Ia suma Y la resta?
(b) un multiplicador binario que multiplica dos números de 4 bits?
(c) unos multiplexores dobles de 4 a 1línea con entradas de selecciónco-

/ munes? de la Figura 5-26 se remplaza con una

S-gO/ Cada inversor de salida en el PLA
compuerta OR-exclusiva. Cada compuerta OR-exclusiva tiene dos entradas.
una entrada se conecta a Ia salida de la compuerta oR y la otra entrada se
conecta por medio de enlaces a una señal equivalente a cero o uno' Demues-
tre cómo ."leccionu. la salida verdadera,/complemento en esta configuración'

S-gfl Deduzca la tabla de programación del PLA para el circuito.combinacional que
eleva al cuadrado ,r., iú.n".o de 3 bits. Minimice el número de términos
producto. (Ver la Figura 5-24 para la configuración con ROM equivalente')

5-32. Liste la tabla de programación del PLA para el convertidor de código de
BDC a exceso3 definido en la Sección 4-5'

t

Lógica á
secuencial
I

I

t,l

6- 1 INTRODUCCION ¡

Los circuitos digitales hasta ahora consideradoshan sido combinacio- i
nales,es decir, las salidas en un instante dado de tiempo son enteramen-
te dependientesde las entradas presentesen ese mismo tiempo. Aunque -{t
cada sistema digital debe tener circuitos combinacionales,la mayoría de
los sistemas encontradosen la práctica incluyen también elementosde
memoria, los cuales requierenque el sistema se describaen términos de
la lógicasecuencial.

Un diagrama de bloque de un circuito secuencialse muestra en la
Figura 6-1. Este consisteen un circuito combinacionalal cual se le co-
nectan elementosde memoria para formar un camino de realimentación.,
Los elementosde memoria son capacesde almacenar información binaria
dentro de ellos. La información binaria almacenada en los elementos de
memoria en un tiempo dado define el estado del circuito secuencial.El
circuito secuencialrecibe la información binaria de las entradas exter-
I nas. Estas entradas,conjuntamentecon el presenteestadode los elemen-
tos de memoria, determinan el valor binario de los terminales de salida.
También determinan la condición de cambio de estadoen los elementos
de rnemoria. El diagrama de bloque demuestra que las salidas externas
en un circuito secuencialson una función no solamentede las entradas
externas sino del presenteestado de los elementosde memoria. El si-
guiente estado de los elementos de memoria es también una función de
las entradas externas y del estado presente.Así, un circuito secuencial
se especificapor medio de una secuenciade tiempo de las entradas,
salidasy estadosinternos.

Hay dos tipos de circuitos secuenciales.Su clasificación depende
del tiempo de sus señales.Un circuito secuencialsincrónico es un siste-
ma cuyo comportamiento puede definirse a partir del conocimiento de
sus señales en instantes discretos de tiempo. El comportamiento de un
circuito asincróníco dependedel orden en que cambien las señalesde
entrada y puedan ser afectadas en un instante dado de tiempo. Los ele-
mentos de memoria comúnmente usadosen los circuitos secuencialesasin-
crónicos son mecanismosretardadoresde tiempo. La capacidadde memoria
de los mecanismosretardadoresde tiempo se debeal hecho de que la señal

208

Entradas Circuito
combinacional

Figura 6-1 Diagrama de bloque de un circuito secuencial

gasta un tiempo finito para propagarsea-través del dispositivo. En la prácti-
;", ietardo de propágaciéninterna de las compuertas lógicas es de una
idÉl;ur,ra"lotci;si.ósniussntueidfmiacaidesenastsófiin"socic-roaósnipcdloetts"rtiépptroaorddcuoocmidrpeuetelierrtemat,aplroodsopeunleeemdceaesnnatsroeisord,ddeeemstapelrmemcoairainabeldereas.
ü¡lisot" 6-1 consistenen compuertaslógicas €uyos retardm de,propagación
la memoria reqn"iid". Así, un circuito secuencial asincronico
;;.tlút""
puedetomarse como un ciróuito combinacional con realimentación. Debido
realimentación entre las compuertaslógicas,un circuito secuencialasin-
a la puedea vecesvolverse inestable. El problema de inestabilidad im-

p"Jot"t"i"oÁ""rtas dificultades al diseñado¡. Por tanto, su uso no es tan común

comoen los sistemassincrónicos-
un sistema lógico secuencialsincrónico, por definición, puede usar

s;dpuüeuun;ñlprspaa.oucle)lisósroendqpiurlseiremcéprsaireteefatensodcet.aetneUltónaeng"lalótiorcgsaafiovce0éralm.es1mLadyaeedlnodetstoirifassilcotduaógelmrmtaampardldeietemucsdottoeanrdlipauemrnospaopusnlóilassesmtoiretaeom(oqneautlesaedeeulanasupaisuanrelmssnptopacuslinliastetudoesedssquddduneeee
iauulfaqs"i"ei ntrpaadrasdedépnl-al.omr qisumeallecgoumepnudeertafumenotsetsrasráenparreatdaardsionsdenpoepnrdeiednetcei-s
bles de tal manera que se separaiátt los pulsos ligeramente, resultando

una operaciónno confiable.
Los sistemas lógicos secuencialessincrónicos prácticos usan ampli-
de voltaje -pdaera las señales binarias' La
tudes fijas tales coñro niveles dispositivo tiempo llamado generadcir
sincronización se logra por un
generaun tren periódico de pulsos de reloj- Los
maestrode tiempo
rdeelo-jmseemd"oilsrti""rrirbráoultyrea.rfe"cttaradvaésssodlealmseisntteemcaondelatalllemgaadnaerdaeql upeullosos
pulsos de
ilementos
de sincronización.En la práctica, el pulso de reloj se aplica a las com-
conjuntamente con las ieñales que especifican los cambios
¡-pienqeuttear*iaoAsND los élementosde memoria. Las salidas de la compuertaAND
en
pnLd"n trasmitir señalessolamente en los instantes que coinciden con
ia llegada de los pulsos de reloj.rLos circuitos secuencialessincrónicos
q,r" ,íu¡ pulsos dó reloj en las entradas de los elementosde memoria se
liaman círcuitos secuencialestemporizados. Los circuitos secuenciales
temporizados son el tipo más comúnmente usado. No presentan proble-
¡¡ur d" inestabilidad y su temporizaciónse divide fácilmente en pasos
discretos independientés, cada uno de los cuales se considera separada-
mente. Los circuitos secuencialesque se discuten en este libro son ex-

clusivamentedel tipo temporizado.

209

2 I O L O G I C AS E C U E N C I A L CAP.6

ybeedcpienneotstsrferuilaazdiLdnplademoea-dasfafalosiovcnle,smapeuelsersnnnaei.maeacsEdlde-uelpnoaansnamedatplronarradasuoensédenpi1elgiffe.lobuviLmdpriiaatmea-elfnodalmdiotrneseeopfsn,slorsóioheirn.agmrecfmEioucccasrhsiaacómtaorisoné.dya.éssnocesrcsibtróeieeqrinxnn,coa.auqpulmiiuoitanáoeisrnsacpadcsie"nierr"olctcv¿enuuav"riaircmttiol.oeoo"islsntrdofastlac,iieppsbdc-omibfufsáleiopendrp,lnaeerec.rnmt,ifiiatlaefeielsplnisenp--ecsttftoilaefpoádlfmoopoaepsss_-l

6-2 FLIP-FLOPS

tpsd(uis,opinfeisoeecesrmaceedimpnrnecyrcbeuifiayelil itapeopc-nmofuftlrlraoaiepunpn-nesdvf laroamoarspsáieeoesnpsñecultasaoiepltm.déodceuusesnmauedelma¡esltniasrntfsaeielsdiendptan¡ei-saftriprcnoauaudpdnrtoseaapnesecosaasattfemaeecndlocbcotnniaiatbaúnirnimaneeulalesarectrciaoisoirdótcdaoinuends.idto.eoLebn)afitinnrhaapiadrdrsiiaaont mas.c iiqqepouunaseetle
Circuitobásicode un flip-flop

ú uqpca1lseruylccsaieuouncend.ooeysnaeron6actanndrolptu-iq.mPslsiaenoa3mamleduttdaanir.errcneeádeaudeurqtcnicarsenasconiauulcairatcladStdcesniaeadproilioeaaanossceraalnm(ae.adacnisrd.sódcaóctcolalepeeiieiissnetodrdnzsldaúai.csnima1analcPem)louedri,cyaepdolsiaopesartdlmsuaróoassuRunsnoenúu1eedtof.csroesimeLosse(mtcsoaopeartsartoaoamaeumalebctisbslrsndcacrrarpaa.elare-aaiocaomuanoqeccsuaznqQenu.ceieeeóndeetóuroeer)nn'nnEatnxnedo.msfat,itrsldaeeiósrl(a4finlptoedpacbrorne-Ngeuisul,-dse7ped-olfseAaatéc-nlyeSdcrieosrfNnspitdtilirRteparaorado)Dcdea4cricsgpoNuáed-ud0(oerütgi.ostaiaeto,piaolitoR"Rqaeomdlldo0faoousnsaldde.aimtelepseoreasecsódap-issentuuldleofaceluótlnaoa0n.-cctosrieg"orclsatlop";)sieaoccFuc¿;.smti;nsioa,ioanLarailg;;it;paclls;ftalsr;o;u;iieuu;adic-d,rc,rcüreiiqdeauea;trcaiomr;o"eeansar"tmiopltsusaeu,macrf,uespzQsrzlarosibneta"uN(p.fm,ass,súaadyFe-oReeceeefopnosrilRngatttoe_edc0c)d)at*my.p.o,fen.ri2e.etrantoiccbsysplnrEtdsapoueiauoeast1rmidRdrersottnodeueooaaacySo-enesi-ssisrs-re

;-J-1" (puesata l0 l0
:-J-L, 0 0 l 0 ( d e s p u édse S : 1 , 8 : 0 )
(puesatau 0l 01
o , 0 0 0 1 (despuédse S: 0, .R: 1)
(a) Diag¡ama lógico l¡ 00

(b) Tabla de verdad

Figura 6-2 Circuito flip-flop básico con compuertas NOR

sEc. 6_2 FL|P-FLoPS2l I IE

de la compuerta 1a 0 para tener la salida Q como 1. Cuando la entrada f
de puesta a uno (set) vuelva a 0, las salidas permanecerán iguales ya
que la salida Q permanece como 1, dejando una entrada de la compuerta q
2-en t. Esto causa que Ia salida Q'permanezca en 0 lo cual coloca ambas
entradas de la compuerta número 1 en 0 y así la salida Q es 1. De la mis- l!
ma manera es posible demostrar que un 1 en la entrada de puesta a cero
(reset)cambia Ia salida Q a 0 y Q'a 1. Cuando la entrada de puesta a cero
cambia a 0, las salidas no cambian.

cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a
cero ambas salidás I y Q' van a 0. Esta condición viola el hecho de que
las salidas Q y Q' son complementos entre sí. En operación normal esta
condición debe evitarse asegurándoseque no se aplica un 1 a ambas en-

tradas simultáneamente.
Un flip-flop tiene dos entradas útiles. Cuando Q : 1 y Q' : 0 estará en

el estado áe púesta o uno (o estado 1). Cuando Q:0 y Q': 1 estará en el
estado de puósta a cero (o estado 0). Las salidas Q y Q'son complenientos
entre sí y se les trata como salidas normales y de complemento respecti-
vamente. El estado binario de un flip-flop se toma como el valor de su salida

normal.
Bajo operación normal, ambas entradas permanecen en 0 a no ser que

el estado del flip-flop haya cambiado. La aplicación de un 1 momentáneo
a Ia entrada de puesta a uno causará que el flip-flop vaya a ese estado.
La entrada de puesta a uno debe volver a cero antes que se aplique un 1
a la entrada dg.puesta a cero. Un 1 momentáneo aplicado a la entrada de
puesta a cero causará que el flip-flop vaya al estado de borrado (o puesta
á cero). cuando ambas entradas son inicialmente cero y se aplica un 1a
la entrada de puesta. a uno mientras que el flip-flop esté en el estado de
puesta a uno o se aplica un 1 a la entrada de puesta a cero mientras que
ut ftlp-ftop esté en él estado de borrado, quedarán ias salidas sin cambio.
Cuando sl aplica un 1 a ambas entradas de puesta a uno y de puesta a
cero, ambas ialidas irán a 0. Este estado es indefinido y se evita normal-
mente. Si ahora ambas salidas van a 0, el estado del flip-flop es indeter-
minado y depende de aquella entrada que permanezca por mayor ttempo

en 1 antes de hacer Ia transición a 0.
El circuito flip-flop básico NAND de Ia Figura 6-3 opera con ambas

entradas normalmente en 1 a no ser que el estado del flip-flop tenga que
, cambiarse. La aplicación de un 0 momentáneo a la entrada de puesta a

'_lr

9 l-JS(puestaauno)

( d e s p u édse S : 1 , f i : 0 )

:l-J-"*uestaace 0 (despuédse S: 0, fi: 1)
I
I (a) Diagrama lógico
(b) Tabla de verdad

Figura 6-3 Circuito flip-flop básicocon compuertasNAND

2 1 2 L O G T C AS E C U E N C I A L CAP. 6

uno, causaráque Q vaya a 1 y Q' vaya a 0, llevando el flip-flop al estado
de puesta a uno. Despuésque la entrada de puesta a uno vuelva a 1, un
0 momentáneoen la entrada de puesta a cero causarála transición al esta-
do de borrado (clear). Cuando ambas entradas vayan a 0, ambas salidas

irán a 1; esta condición se evita en la operaciónnormal de un flip-flop.

Flip-flop FS temirorizado I

El flip-flop básico por sí solo es un circuito secuencialasincrónico.Agre- I
gando compubrtasa las entradas del circuito básico, puede hacerseque
el flip-f'lop responda a los niveles de entrada durante la ocurrencia del 1
pulso del reloj. El flip-flop RS temporizado mostrado en la Figura 6-a(a)
consisteen un flip-flop básico NOR y dos compuertasAND. Las salidas I
de dos compuertas AND permanecenen cero mientras el pulso del reloj
(abreviado en inglés CP) sea 0, independientementede los valores de J
entrada de S y rt. Cuando el pulso del reloj vaya a 1, la informaciónde
las entradas S y .B se permite llegar al flip-flop básico. El estado de pues-
ta a uno se logracon S: 1, R:0 y CP: 1. Para cambiarel estadode pues-
ta a cero (o borrado)las entradasdebenser S:0, R: I y CP: 1. Con
S : 1 y R: I, la ocurrenciade los pulsosde reloj causaráque ambassalidas
vayan momentáneamentea 0. Cuando se quite el pulso, el estadodel flip-
flop será indeterminado, es decir, podría resultar cualquier estado,

o QQ+I\
0 00

0 0l

C 0 l0
(Pulsos
de reloj) 0 ll

00

01

10

(a) Diagrama lógico ll

(c) Tablaca¡acterística

rwf trt flll r SR

CP V -¡
(b) Símbolográfrco 'l

tr!oI1I lx
*_l--

Q(t+t):s+R,o

SR:0

(d) Ecuacióncaracterística

Figura 6-4 Flip-flop .BS temporizado

sEc.6-2 FLIP-FLOPS213 E

dependiendode si la entrada de puesta a uno o la de puesta a cero del ts
ftii-¡1op básico, permanezcael mayor tiempo, antes de la transición a 0
Phl
a- l final del pulso. flip-flop RS sincronizadose muestra en la Fi-
Ei símÉolográfico del ii;
áigr"oi"artn¿rogOu-dt¿oe(.í¡E)r.!eTctieruiñaáednrgtoruedlsoebeeinsdtouranadslq.í'umeSbso, elRorpeyacroCanPeo.lcLienafdá.eiccinlamtdraeodnr.tadeCinpPáomrnuiocnosyepeedqsecunreoiñbtaoe ü
¿" que el"nip-flop respondea una transición del reloj de entrada
"oi-fflra"Encfro" de subida de una senai de un nivelWGTlnario) a un nivel-alto :i
(1 binario). Las salidas del flip-flop se marcan con Q y Q',dentro del re-
;cáÁiudeu;a";tqd"at"r;"ot í.r,S,"eleaaudlvre.ear ripsbi aua"bel ilddueea.dt.a"eEslQliigl ienpdi-aetfarlnodátprótosldidepeem-l lnfaorl ireppcc-aufuplaoondprrnfsouoe.eEmdrnaebtdreeeesrdltmereeicncvaauasadroideaIrlabovlvelaealdtoriIarfoedelraeesrncsgtouoe- $
d e s e ao b t e n e r e i complementode la salida normal,
salida normal Q. Si se inversorya que el valor complementadose obtiene A¡
no es necesariousar un
F
directamentede la salida Q'.
La tabla característicadel flip-flop se muestra en la Figura 6-4(c). Ir

Esta tabla resume la operaciónde1 flip-flop en forma-.detabulado. Q es !,]
I 'epOlrte¿es+setan1dt)eo!)sb,laienslaceroisoltuadmdeonl dafelsilpSf-lfiylpo-pBfloedpnadnuenlsoptsiuevémasdploeoreldasapodocosui(rbrreleefnisrcdiiéeandldaeosusenena,ptIruaeldsso.atsadydeo
relo-jL(arefiriéndoseal siguienteestado). $¿
ecuación caracierísticade un flip-flop se deducedel mapa de la
E
Figura 6-4(d). Esta ecuaciónespecificael valor del siguienteestadocomo
un"afunción del presenteestadoy de las entradas.La ecuacióncaracte- tt
rística es una expresiónalgebraicápara la informaciónbinaria de la tabla
característica.Lós dos estádosindeterminadosse marcan con una X en H
que puedenresultar como 1 o como0. Sin em bargola relación
el ma-p0a, ya einctuirse como parte de la ecuacióncara cte ústicapara espe- rÉ:
Sn : aéU
que S y E no puedenser igualesa 1 simultáneamente' 11

-__:ttt""t $

Ftip-flopD tr
El flip-flop D mostrado en la Figura 6-5 es una modificación del flip-flop lé¿r
BS sincronizado.Las compuertasNAND 1 y 2 forman el flip-flop básicoy
las compuertas3 y 4 las modifican para conformar el flip-flop RS-sincro- t
nizado. La entrada D va directamentea la entrada S y su complemento
se aplica a la entrada R a través de la compuerta5. Mientras que el pulso ja
de rólo¡ de entrada sea un 0, las compuertas3 y 4 tienen un 1 en sus sá-
la;cc(i;Fdooc¡óauirmgñ"se;pup,rurdrai,eonry"r6dábta-eaa3ipeo3d)essüpvntrréaedaerinaqmetune0aiéts,nel.iac"emtoazoeesmccsndaubtteaneriairddnqenoeiundc)lec.ioaSivlaealaimldsleofeeldsrilnpo0ptd-s,efueleloleasnplnoatsrsaedaa!leldo.ideantrrasseiavtlddsaoeeedjl-elodlSnfa-dletiirepcae1-opdsf.lmu_oL1eappa,ssula-bt.eeanánrslastttaoairucla4inodd"o-va:aN!a4d(D{aNae-9nDsl0agoe, HE
cambiando el flip"t-rflop al estadode borrado.
f
El flip-flop tipo D recibe su nombre por la ha.bilidad de trasmitir
"datos" a un flip-flop. Es básicamenteun flip-flop RS con un inversor en

(a) Diagrama lógico con compuertas NAND

a:

cP (c) Tabla caracte¡istica Qr't - l¡'-'¡1
(b) Símbolo gráfico (d) Ecuación ca¡acterística

Figura 6-5 Flip-flop D temporizado

pfnallauoauepcenrinódto.tne'arEasvbodsal oatfrelqiiafputtbi.-epfl eoloEopGlpdaerid(na-defvhleeibpagrl-csoafeoqltoerruppa)esogpoesra.eLilrblgaaal eami enqdanduortieacrealaldgodruusaqcndueCaaeepstloevsnessetúceaemlneesterbnderltaoornaqdaaduelamemeahenidanstobrumaDridlodiot.acalsoaedndlecefoldsi mfiorg-s-_

6-5(b).La tabla característicase lista en la parte (c) y la ecuació.r;;.á;-
terísti ca se deriva en la parte (d). La
que el siguienteest ado del flip-f l op es ig ecüación caracterís ticamuestra
ual a la entradaD y es indepen-
diente del valor del presenteeÁtado.

Flip-flopJK

sadatcueuo,mlnermfempblfisupalpiinteosp-aafser-ldtfdtonalaoooptndropadce( nJdoecuKóamlo, ntsmtoeiosepspylesaoel aquesl afpnumei _slenier.ceetlnaersfnatntieonrdeaae,adaKl smJesftlIfoiipiyepnean-veKsr¡tal,oenessdnoriiaep-mQe¿laeluf¡:rnl4latittiplá1prap-anofocdlleonaeiaaxpemt .rd.rna-b.aR"eJiratSup,ááirnyu",e,oaeqeus:leoq0t.fnauuclatieeprp'ayer-caofdlelrvoa(earispsocsle.¡aetc/at.vaóecdyemunocraKtibslnrenaiadaad.dsearoea)-
dpcfQ^loeroemsprveeu.pilsaanouempjep,flresloiticonpanaAlt-gaefcNalm.ooDaDpenecnoKdemtIeerls(yaotisna(QcicelnPlr,mecafrauaasoreni.n)mued1inziruplaaaarrdqarécou4volsetaimeeaemspumlaunefuleliniepdprtstuae-atfl.rAsleoaoN'pedDsn.eeeldraapeep-Flooltiianjgcl,gaüo"mralcaaoaum6nnn-eeoJ6nr(catyaoeq)ns.cuLipueaenesalpfaufuulleilinpsda1o-a
como se muestra en la tabra característicaen la Figura
flip-flop JK se comporta como un flip-flop 6-6(c), el
214 RS excepto "rrurráo"r v ¡i ,Lun

E
ia
i&i

g

p

fl

¡!

{

(a) Diagrama lógico IK .l

000 o 00 1l l0
001
0r0 0 tr l
011
EHtl 100 o-ltIl -T l-'
rll 101
CP 1r0 -l t-
111
(b) Símbolográfico K
(c) Tabla característica Q ( r+ t ) - t Q ' + K ' Q

(d) Ecuación característica

Figura 6-6 Flip-flop JK temporizado

ambos1. CuandoJ y K sean 1, el pulso de reloj se trasmite a través de
una compuertaAND solamente;aquella cuya entrada se conectaa la sa-
lida del flip-nop la cual es al presenteigual a 1. Así, si Q: 1, Ia salida de
la compuertaAND superiorse convertirá en 1 una vez se aplique un pulso
de reloj -ycoenl vfliiepi-tfelop se ponga a cero' Si Q' : 1 la salida de la compuerta
AND se e.t t y el flip-flop se pone a uno. En cualquier caso,el

estadode salida del flip-flop se complementa.
Las entradas en el símbolo gráfico para el flip-flop Jl( debenmarcarse
I con una J (debajode Q) y K (debajode Q'). La ecuacióncaracterísticase

I

da en Ia Figura 6-4(d) y se deducedel mapa de la tabla característica.
Nótese que debido a Ia conexión de realimentacióndel flip-flop JI(,
la señal cP que permaneceen 1 (mientrasque J:K:1) causarátransi-
ciones repetidás y continuas de las salidas despuésde que las salidas
hayan siáo complementadas.Para evitar esta operación indeseable,los
prri.o. de reloj deben tener un tiempo de duración que es menor que la
á.-otu de propagación a través del flip-flop. g.!" .es-*na restricción, ya
que la operación*delcircuito dependedel ancñb-dé lós pulsos. Por esta
razón los flip-flópsJI{ nunca se construyencomose muestraen la Figura
6-6(a).La restriccióndel ancho del pulso puedeser eliminada con un maes-
tro esclavo o una construcción activada por flanco de la manera discuti-
da en la siguiente sección. El mismo razonamientose aplica al flip-flop ?

I presentadoa continuación.

I 215

(a) Diagrama lógico

5tlTr (c) Tabla ca¡acterística Q ( t+ t ) . - r Q ' + - r ' Q {i
ll
CP (d) Ecuación característica I

(b) Símbolográfico

Figura 6-7 Flip-flop ? temporizado

. Flip-flopf

El flip-flop ? es la versiónde una entrada,del flip-flop Jr(. como semues-
tra en la Figura 6-7(a),el flip-flopJse obtienede un tipoJK a la cual se le
unen las dos entradas.El nombre 7 se deriva de la habilidad del flip-flop
de variar ("toggle") o cambiar estado. Independientementedel preiente
estado del flip-flop, este asume el estado de complemento cuando ocurre
el,pulso de reloj mientras que la entrada ? estéen lógica 1. El símbolo,la
tabla característicay la ecuación característicadel flip-flop ? se mues-
tran en la Figura 6-7, partes (b), (c) y (d) respectivamente.

Los flip-flops introducidosen esta secciónson los de tipo más común
comercialmente.Los procedimientosde análisis y de diseño desarrollados
en este capítulo se aplican a cualquier flip-flop sincronizadouna vez que
se haya definidosu tabla característica.

6 - 3 D I S P A R OD E L O S F L I P - F L O P S( T R I G G E R I N G )

El estado de un flip-flop se,varía debido a un cambio momentáneoen la
señal de entrada. Este cambio momentáneose le llama disparo (trigger)
y la transición que lo causa se dice que dispara el flip-flop. Los flip-lops
asincrónicos,tales como los circuitos básicosde la Figura 6-2 y 6-8, re-
quieren un disparo de entrada definido por un cambio de niuel de señal.

216

S E C6. . 3 D I S P A RDOEL O SF L I P - F L O( TPRSI G G E R I N2G1)7

Este nivel debe regresarsea un valor inicial (0 en el flip-flop a base de Jii¡'il
NOR y 1 en aquellaa basede NAND) antesde aplicarieel segundodis-
paro. Los flip-flops sincronizadosse disparan por medio de pul.sos.Un

pulso comienzaa partir de su valor inicial de 0, va momentáneamentea

1 y despuésde un corto período,regresaa su valor inicial 0. El intervalo

de tiempo que ocurre desde la aplicación del pulso hasta que ocurra la

transición de salida, es un factor crítico que requiereinvestigaciónpos-

terior.

Como se ve en el diagramade bloquede la Figura 6-1,un circuito se-

cuencialtiene un camino de realimentaciónentre el circuito combinacional
y los elementosde memoria. Este camino puedeproducir inestabilidad si
las salidas de los elementosde memoria (flip-flops)están cambiandomien-

tras que las salidas del circuito combinacionalque van a las entradasde
los flip-flopsesténsiendosometidasa disparopor el pulso del reloj. El pro-

blema de..tie_,mppouede ser prevenido si las salidas de los flip-flops no
corrlienzana cambiar hasta que el impulso de entrada haya retornadoa 0.
Para asegurartal"operación,-un flip-flop debe tener un ietardo de propa-
gaciónde la señal desdela entrada hasta la salida, en exceso,con respecto
a la duración del pulso. Este retardo es comúnmentemuy difícil de con-
trolar si el diseñadordependetotalmente del retardo de propagaciónde
las compuertas lógicas. Una forma de asegurarel retardo adecuadoes
incluir dentro del circuito del flip-flop una unidad de retardo fisico que
tengaun retardo igual o mayor que la duración del pulso.Una forma muy
buena de resolver el problema de temporización por realimentación es_
hacer el flip-flop sensiblea Ia transicióñ del pulso en vez de la duración
del pulso.

Un pulso de reloj puedeser positivo o negativo.Una fuente de reloj
positiva permaneceen 0 durante el intervalo entre los pulsosy va a 1 du-
rante la ocurrencia de un pulso. El pulso pasa por dos transicionesde
señal:de 0 a 1 y el regresode1 a 0. Como se ve en la Figura 6-8, la transi-
ción positiva se define comoflanco positiuo y la transición negativa como
flanco negatiuo.Esta definición se aplica a los pulsosnegativos.

Los flip-flops sincronizadosque se introdujeron en la Sección 6-2 se
disparan durante el flanco positivo del pulso y el estado de transición
comienzatan pronto como el pulso alcanza el nivel de lógica 1. EI nuevo
estado del flip-flop puede apareceren los terminales de salida mientras

Pulso positivo Pulso negativo

tt Flanco tt
negativo
tl II
Flanco Flanco
Flanco negativo positivo
positivo

Figura 6-8 Definición de la t¡ansición de un pulso de reloj

218 LOGIcASECUENCIAL CAP. 6

que el pulso de entrada sea 1 todavía. Si las otras entradas del flip-flop
cambian mientras que el pulso sea 1, el flip-flop empezará a responder a
esos valores nuevos y puede ocurrir un nuevo estado de salida. Cuando
esto pasa, la salida de un flip-flop no puede ser aplicada a las entradas de
otro flip-flop cuando ambos sean disparados por el mismo pulso de reloj.

Sin embargo, si se puede hacer que el flip-flop responda al flanco positivo
(o negativo) de transición solamente, en vez de la duración total del pul-
so, entonces se puede eliminar el problema de la múltiple transición.

Una manera de hacer que el flip-flop responda solamente al pulso de
transición es usar un acoplamiento capacitivo. En esta configuración, se
inserta un circuito fiC (resistencia-condensador) en Ia entrada de reloj

del flip-flop. Este circuito genera un pico en respuesta al cambio momen-

táneo de la señal de entrada. Un flanco positivo emerge de tal circuito
con un pico positivo y un flanco negativo con un pico negativo (spike). La
activación de los flancos se logra diseñando el flip-flop para ignorar un
pico y dispararse con la ocurrencia del siguiente. otra forma de lograr el
disparo de los flancos es el uso de un maestro esclavo o flip-flop de disparo
por flancos como se discute a continuación.

X Flip-flop maestro esclavo 1
Y
Un flip-flop maestro esclavo se construye con dos flip-flops separados.
un circuito sirve como maestro y el otro como esclavo y el circuito com-
pleto se trata como un flip-flop maestro esclauo. EI diagrama lógico de un
flip-flop maestro esclavo RS se muestra en Ia Figura G-9. Esta consiste
en un flip-flop maestro, un esclavo y un inversor. Cuando el pulso de reloj
CP es 0, Ia salida del inversor es 1. Como el pulso de entrada de reloj
del esclavo es 1, el flip-flop se habilita y la salida Q es igual a Y mientras
que 8' se iguala a {'. El flip-flop maestrose inhabilita debidoa que CP:0.
cuando el pulso de reloj se convierte en 1, la información en las entradas
externas R y s se trasmiten al flip-flop maestro. El flip-flop maestrd sin
embargo, se aísla por el intervalo en que el pulso esté en un nivel de 1, ya
que la salida del inversor es 0. Cuando el pulso regresa a 0, el flip-flop

FLIP.FLOP MAESTRO ESCLAVO
Figura 6-9 Diagra.'.a lógico de un flip-flop maest¡o esclavo

CPN

Figura 6-lO Relaciones de tiempo de un flip-flop maestro esclavo

maestrd se aísla, Io cual previene que las entradas externas lo afecten.
El flip-flop esclavoirá al mismo estadoque el maestro.
Las ielaciones de tiempo mostradas en la Figura 6-10 ilustran la
secuenciade eventos que oculren en un flip-flop maestro esclavo. Asú-
maseque el flip-flop está en el estadode puestaa cero antes de la ocu-
rrenci; de un pulso, de tal manera que y: 0 y Q : 0. Las condicionesde
entrada son S : 1, R : 0 y el siguientepulso de reloj debe conmutar el
flip-flop al estadode puesta a uno con Q: 1' Durante la transación del
pui.o d" 0 a 1, el flip-f1opmaestrose pone a uno y conmuta Y a.í. El flip-
ilop esclavono se afectadebidoa que su CP es 0: Como el flip-flop maes^tro
es un circuito interno, su cambio de estadono se nota en las salidas Q y
de l maestr oqsueep' lear mit e pa-
Q,. Cuando el -phualscoiernedgroesea 0, la información 1' Nótese en trada
sár la salida externa Q:
al esclavo
externa S puedecambiarseal mismo tiempo que el pulso va a través de la
transición á" utt flanco negativo.Esto se debea que una vez que CP alcan-
ce el 0, el maestrose inhabilita y sus entradasR y 5- no tienen influencia
hasta que el siguiente pulso de reloj ocurra. Ento-nces,en un flip-flop
maestro esclavo,es posiüle variar la salida y la információn de entrada,
con eI mismo pulso de reloj. Se debetener en cuenta que la entrada S po-
dria venir de la salida de otro flip-flop maestro esclavo que fuera conmu-

tado con el mismo pulso de reloj.
El comportamientodel flip-flop maestroesclavoya descritodetermina

que los cambiosde estadoen todos los flip-flops coincidecon la transición
del flanco negativo del pulso. Sin embargo,algunosflip-flops maestro es-
clavo de CI cambian los estadosde salida en la transición del flanco posi-
tivo de los pulsosde reloj. Esto ocurreen Ios flip-flopsque tienen un inver-
sor adicionál entre el terminal CP y la entrada del maestro.Este tipo de
flip-flops son disparadoscon pulsos negativos (ver Figura 6-8), tales que
el-flanóonegativodel pulso afecta al maestroy el flanco positivo afectaal

esclavoy a los terminales de salida.
La combinaciónmaestroesclavopuedecontruirsepara cualquier tipo
de flip-flops agregandoun flip-flop ES sincronizadocon un reloj invertido
pu." fot*ár un ésclavo.Un ejemplo de un flip-flop JK maestro esclavo
construido con compuertas NAND se muestra en la Figura 6-11. Este
consiste en dos flip-flops; las compuertast hasta 4 forman el flip-flop

219

Figura 6-11 Flip-flop JK temporizadomaestro esclavo

maestroy las compuertas5 hasta 8 forman el flip-flop esclavo.La infor-
mación presenteen las entradasJ y K se trasmitó al flip-flop maestroen
el flanco positivo del pulso de reloj y se sostieneallí haita que el flanco
negativo del pulso de reloj sucede,despuésdel cual se permite pasar has-
ta el flip-flop esclavo.El reloj de entrada es normalmente0, lo cual man-
tiene las salidasde las compuertasr y 2 en el nivel de 1. Esto
l¡s entradasJ y K de afectar el flip-flop maestro.El flip-flop previenea J
Lsclavoes l
del tipo fts temporizadocon el flip-flop maestroque suministia las entra-
das y el reloj de entrada invertido por la compue.ta 9. cuando el
0, la sa lida d e la compuertag es 1 de reloj es
y. Q'es igual a Y' . cuando ocurreel fl maneraque la s alida e es ig ual á y
anco positivode un pulsodJr eloi, el
flip-flop maestro se afecta y puede conmutár estados. El flip-flop
se aísla durante el tiempo en que el reloj esté en el nivel t,-debido"..aiáquuoe
blaá.ssi.caolidN-Aa!eND]a
gompuerta9 suminist¡a un 1 a ambas entradas del flip-fiop
de las compuertas7 y 8. cuando el reloj de entrada tég.".L
a 0, el flip-flop maestro se aísla de las entradasJ y K y el flip-flop
va al mismo estadodel flip-flop maestro. ".Jluuo

considéreseun sistema digital que contengamuchos frip-flops maes-
tro esclavo, con las salidas de algunos flip-flops conectadosa las entradas
de otros. Asúmaseque las entradas del pulso áe reloj a todos los flip-flops
están sincronizados(ocurrenal mismo fiempo). Al comienzode cada pül-
so_de re loi, algunos de los elemento
todos_lo sflip-flops de salida permane smaestro cambian de estad o,iero
cenen sus valoresprevios. D espués
que el pulso de reloj regresea 0, algunas de las salidas cambian de estado,
pero ainguno de estos estados nuevos tienen un efecto en cualquiera de
los elementosmaestro hasta el siguientepulso de reloj. Así, los estados
de los flip-flops en el sistema pueden cambiarsesimultáneamenteduran-
te e I mismo pulso de reloj, aunque las salidas de los flip-flops se conectan
a las entradas de otros. Esto es posible porque el nuévo éstado aparece
en los terminales de salida solamentedespuésque el pulso de reloj haya
cambiadoa cero.Por tanto el contenidobinario á" un lip-nop puedótrás-
ferirse al segundoy el contenido del segundotrasferiise ál'primero y
ambas trasferenciasocurren durante el misnio'pulso de reloj.

220

Flip-flop disparado Por flanco n

Otro tipo de flip-flop que sincroniza los cambios de estado durante una $
transición de pülso de reloj es el flip-flop disparado por flanco (edgg-
triggered flip-flop). En este tipo de flip-flop, las transiciones de salida ff
o.,rñ"tt en un nivel específicodel pulso de reloj. Cuando el nivel de entra-
da del pulso excede este umbral, se cierran las entradas y el flip-flop es f
por tanlo inactivo a cambios posterioresen las entradas hasta que el pul-
so de reloj regresea cero y ocurra otro pulso. Algunos flip-flops disparados H
por flanco causanuna transición en el flanco positivo del pulso y otras
causatruna transición en el flanco negativodel pulso. H
El diagrama lógico de un flip-flop tipo D disparadopor flanco positivo
se muestra en la Figura 6-12. Este consisteen tres flip-flops básicosdel
tipo mostrado en la Figura 6-3. Las compuertasryAND 1 y 2 constituyen
u.t flip-flop básico y las compuertas 3 y 4 otro. El tercer flip-flop básico
qne las compuertas 5 y 6 suministra las salidas del circuito.
ias "eón*tprátednadseS y R del tercer flip-flop básico deben mantenerseen lógica
1 para que las salidas permanezcanen sus valoresestables.Cuando S: 0
al estadode puestaa uno con Q: 1' CuartdoS: 1y
v n: 1, la salidava estadode puestaa cero con Q: 0. .LassalidasS yR
n: O,la salida va al
se determinan de los estadosde los otros dos flip-flops básicos.Estos dos
flip-flops básicos responden a las entradas externas D (datos) y a CP

('p' ulsode reloj). circuito se explica en la Figura 6-13donde las com-
La operaóióndel
puertas i-¿ se redibujan para mostrar todas las transiciones posibles.
Las salidas s y fi de las compuertas2 y 3 van a las compuertas5 y 6 como
se muestra en la Figura 6-12,para suministrar las salidas actuales del
flip-flop. La Figura 6-13(a)muestra los valoresbinarios de las salidas de
lal cuátro compuertascuando CP:O. La entrada D bien podría ser igual

Figura 6-12 Flip-flop tipo D disparadopor flanco positivo t¡
:t
221
ti*

i.f
:4
,4
"q

i ir
i.i

iÉ

lll

i|' i¡;l

I.f

i.

r,t¡

lÉ

Hig

(a) Con CP:0

J

(b) Con CP:1 t

Figura 6-lS Operaciónde un flip_flop tipo D disparadopor flanco d'n

a 0 ó 1. En cualquier caso, un cp de 0 causa que las salidas de las com-
puertas 2 y 3 vayan a 1, haciendo s: R:1, ro cual constituye ra condi-

ción para la salida de estado estabre. cuando D : 0, la compuerta 4 tiene
una_salida-de1 Io que causa que la salida de la compúerta 1 váya a 0. cuan-
do D: 1, la compue¡ta 4 irá a 0, lo cual causará q"e lu sarida de la com-
puerta 1 vaya a 1. Estas son las dos condiciones posibles cuando con el

terminal cP en 0, se habilitan y cambian las salidas del flip-flop sin im-
portar cual es el valor de D.

. Hev un tiempo definido, llamado el tiempo de establecimiento durante
el cual se debe mant ener la entrada D a un valor constante antes de la
aplicación del pulso. El tiempo de establecimiento lguut al retardo de
propagació n a través de las compuertas 4 y 7 ya que".un"cambio en D cau-

222

sEc.6-3 D I S P A R OD E L O S F L I P - F L O PfSf R I G G E R I N G ) 2 2 3 I

sDs;iááCpic.i;vgu."fan"eur;""i"raPie.li;-"iatnur""¿ciáo¡rlrn.-sonriitr¿áró"'adpet"cn""c"no""cocaáe.taad*oámqeeCnmb"D1meen";lrnppPc;.l,b0vpbl"u:eEtaiid"litueaileaop.r,"seaelerrrcardtmáetstaóassoáaraupnpa.apammershualoElanvlpiiaiépb"artddnliroeuysual1esa,lteád"atese,nu"iiisdeecáeoerenn"a"tiernermtóar(llámtla,ilt"cn"ádV"poe,lfanaiftl0,aornutilamin"pitR,Ss*yc-pqpdti-pbae-iee-událfea,iofslisineceio1olqtSbesaaéospoLDuooecdr,apcpnes¡scQileloe.uóa-iatvusldSenrnasaeevaemanevsiydnasnldeiaildaaoteymdselanlcensaaerieeadibtutbelemreacaalFaehaIcneo1nabliaed0tdtcm)gteeaon'rariecue(ámnnrapmoy1Doegrseunlaaimaapnop1,eersinugh6e,qnplrislcacttaeua-ruuteneaoi1oodayeóeFgosnysm3-elrn.uiRaiuu(tgadspApqarblnndcueiloieusud)-da4aer-rúe.reeaaarstmmelmrid-,pndiedltt6cfaiebuaaqalmteaD-0aii4erus1ealme.ndpl:adee2a0nrencooseSbaá)dRont'cdaihorceSdoaoaeopla1nc0edsianmdrom,uptp'feoaamiraisnipEaroanhbncoqieguCnrdistiododupainúedatlvPre¡eooraatnarosto;e-,--- ü¡
plqlsfcep;IdE.icirdso;dld;"ier"eu;au"mo"ie;uo"ia;ui".ón";ñc;estanui.rmlr.ibnrdupaea""nra"snlE"aCC;aroi.aialscd.*itaupneáirn0,r;rcliipu"otigl"rsi"Dnó;"amenicsip:f.aIdluasóotnmnCou,:atvóerneullrn,a"lrecpeud"iPiavmfd1d'mslsSoguuurslirdodamelsuensolfar.sa'"scelapdolasenssoq"eoi,Coatum.moneraue."trup,a.deptIe-na.uuts"rfdoieabitoellelrosueunanAi."eatieato.l,celebbsmtnahdaei,s.qalasváantiareimndntalror.iv"paoreopleisinl"eocer'fgadeliol,ctliau-'ánsSogPlsameulliaC.duolompell"asttonisn"d:ityasaiPdros1ft,-sceoaodpielrrraaudedv,oqpRnsueseduurmfsd"enoeáuúcltenllepp"tlieooocpeopaiaDlsyndpyeuoorefgibio-l.ounmolteou.rsnnsrfuitef,rye.lpdspillialtboáCqrtosdstdior-iveropdidipvuoiapdefuvtPoona"lq-áleisouooarorqpdbfs:lcprDu,.a,lo0lssspueo'elpóooeauqeeonir.o'eyslunip,fslumisostsslctveevteaeuloeQojrdtooonaisdEencad-cedsemsttde6seaencdvenhrlaoneeg"anpoavmiaatfafbse.meaollseuyr.ccialcnnblgpeetnfraeilaoeUoniieoesRtai-acvedrmsaarmecfagnsntteolrealaioial'yoaetfvbp1mssdfol1-0pfpotp1lii,o'a(liSaipaels.dprsisUovprpo-pho-rnnet-eos-oQaifsnesee-faco{rtlniblrfmernoarátn'oeclf-.coelioofmlapcnopvedaLiáoa.nRppeifsossauienoópcmeamt-lofnmedhtsipu-nfcfqelibll1iemmaniaeeetioeeuacocpiansecnporptnetileea-rmstrdeareeafstláfansmaslmooesnrlenroatmnatdeánasearbenpoInlDnauieosealaicspsdatoecn1nei'ncipercQiorgssctsetsipqmarcicrreaireecónp'nvaouncruoeilanlnaaeoneenueSirvaingdtrddngesiln1Dviosáaeltaasnoieaair-ooi,snrne-s,--s-'-
,.
:j

.ir

:

t E n t r a d a sd i r e c t a s
tycLíraroaóldsodnerafilcsipppa^ou-". fs.eElpiosts"ipt"tvoaisouosdl(",eio.sr-nrpp"otuoia-rgnraáaui¿bitruilpuee.u.ocs"eetlansdItl(eaacdmáliaarpeasuscnunet dloñca.laseoedlpadeucreee)c.serIEotnaltvdlraaieaesldLnfataelnifsnpoei-adncfliltgroqaeupuncneetdaaslese(fvldmaiepinarc-eeneflccesotecrnpasoraenaer.ssenioienneet--|l)
I

I

I
I

I

Tabla defunción t

Entradas Salidas I
tI
BorradoiReloj J K oo'
I
XXX 0l I
.1.00 No cambio
I
J0l 01
tl0 l0 i
+ll Conmuta
I
Figura 6-14 Flip-flop JK con entrada di¡ecta de puesta a cero
&
cEelscpdlreusuuelótvla-anesicannodisorctdotámedaao.dremdairseeoueerntipelonnozsltdtoiosouceojrs(i.mfasslidinElitplenaos-alirfstapsnltao.)uttfsnpreleeiaespessmcpn-dteefaotpelsrsoteaaeiepizddnmnscaaadcerpasdeáidretasoleeuzaop¡ndaunomeornrseúibpnusptpeeaitlruoerad"ialpmlsdosicem.ooepirBó.ipraan"aricriuca¿ivirói""e"alLnrzrt-ete".t,vd*opmapeát"rpo,-ir.cortr-o^Ái,ráidii.iz',aio'.ádds¡tde,"onl-aoeiapp.sdrpu-eoifrenlolridstppseiet_gasirjsfaeirlttuoamaeppsclmpstienoelaaro_rlo.,
cdcLchr9cplLdspcaamuiaeea:aareauP_masrerbprlleeoo1inaciesodesnpl_Fdtteiianratntaietni1oltaersnaltstadqai:edrndJadsieudc1aq.óe:etiaípacaKeodcum.spteamñdeau:eeenudb1nroarnnsbodeeioo-dcsnqpdieslicaídcdopeeurrtlanííiaaciungpecrracmuseeturciu,daefáelsucbAieunonmuceftftlisrlioaoeaaa.ngcaqiet,lrncntoaaousannumdrdtsendtateoelaoeiaieacoecdbmJpuldlesaaamcal:cueenruaresjuofnreíoelto.ra0aaiXrntosspdStfacrirtelut-aeeiniaep:odrfópnnnallmss,olion-arOseie,pfedacplfemiirsa.nl"eccione.nietópeüqtlatfrttleaánip,r-nanuecmanfeuntelitsnn.eto¡Fni"iadñarneócpedptacieaoleungrlguiued¡sasd"gieudao'"tantatdaaortrrton;iatiaiodt.a0"ñvAáaid"iLevl,"6a"drmrr"o"diwsae"-.ee;db;1c"scl;pllbdra"oi4ltrléle;aeafai.t.;lrnovl"eiL-m;p,ipd.f^o.;nap"ár-,uieaAc¡;.-tfurniiá*láon.eujp-olo.ásd"ntln-pu,shre.np'oa't,,eue.i"nera'.erpansace0qi,tu(decti.oadoLr)u.laonireasam¡aóaemae"a.esrndñspppnLeaaeceiolsuotannnqeurenacesearcumsdrtíleits1crdieort¡aeedeótliac.eaovbaniannunldensojldacsaatiloan_io)_ioaes.a. {
a1cdpf loeool:anedppserecuomcreuetsaneaasuetnantrpasadeetladoarlroaspfcleslaoieedpssnrnec-oeftellrlaroeanasvpnstdeoaraaceD,dsodll aedmafdsbleseipepsoludna-itenfirs"lsarcropttórspa"aéo.serJnm2onKi"cypptoaruora6-seerad.d"r"fattilsaarastensdry1coóat,osaa4easldysle;rcesmgilt"la.oáavujnFe.onsipUdgatre;rne^oeaslyaneeátnarFn-talreitzdgersaause,d"crdnaaleacu6dvpon-ionur1pefee0lacicssprttteaaa_a
I
6-4 ANALISISDE LOS CIRCUITOS
S E C U E N C I A L E ST EM P OR I Z A D O S ¡

tEral d-acos,mlpaos rtamientode los circuitos s ecuenciares e determ ina de las en_ I
salidas y ros estadosde los flip-flops. Ambas e n t r a c r a sv el
I
224
l

I
:

I

l.

t

J

sEc. 6-4 A N A L I S I SD E L O S C I R C U I T O S E C U E N C I A L ETSE M P O R I Z A D O S 225

siguiente estado son una función de las entradas y el presenteestado.
El análisis de los circuitos secuencialesconsisteen obtener una tabla o
un diagrama de la secuenciade tiempo de las entradas,salidas y estados
internos. Es posible escribir expresionesde Boole que describanel com-
portamiento de los circuitos secuenciales.Sin embargo, estas expresio-
nes deben incluir la secuenciade tiempos necesariadirecta o indirecta-

mente.
Un diagrama lógico se reconocecomo el circuito del circuito secuen-

cial si este incluye flip-flops. Los flip-flops puedenser de cualquier tipo
y el diagrama lógico puedeo no incluir compuertascombinacionalesE. n
ósta sección,se introduce primero un ejemplo de circuito secuencialtem-
porizadoy luego se presentanvarios métodospara describir el comporta-
miento de los circuitos secuencialesU. n ejemplo específicose usará a lo
largo de la discusiónpara ilustrar los diferentesmétodos.

Un ejemplo de un circu¡tosecuencial

Un ejemplo de un circuito secuencialtemporizadose muestra en la Figu-
ra 6-1S.Tiene una variable de entrada, una variable de salida y dos flip-
flops temporizadosRS llamados A y B. Las co4exionesrealimentadasde
las salidas de los flip-flops a las entradasde las compuertasno se mues-
tran en el dibujo para facilitar el trazado del mismo. En vez de ello, se
reconocenlas conexionespor su letra marcadaen cada entrada. Por ejem-
plo, la entrada marcada¡' en la compuerta1 designauna entrada del com-
plemento de ¡. La segundamarcada A designauna conexióna la salida
normal del flip-flop A.

Se asume que hay disparo por flanco negativo en ambos flip-flops y
en la fuente que producela entrada externa ¡. Por tanto, las señalespara

.r l-' I r'

t----)

B'-_-.1-/

B
Figura 6-15 Ejemplo de un circuito secuencialtemporizado

lL

226 LoGIcA SECUENCIAL CAP. 6

un estado pres ente ddaedroe.leosj .ytáendl isponiblesdur ante el tiempo en que se
determina un p ulso siguiente,en cuyo m omento el circuito

pasaal siguienteestado.

Tabla de estado
ypnvdpscpLareeueiuaIrelsclsaecos-scpudsdoroeiueieeeot.tcérsdonnnauesdeteeddeespdenseertnlaeauel-l.calrsaldmlaiaaomiasogejrdFa.sar:vrepriidaaEggaltalrriluui1ocsiesari.saeeemabeecsne6lspniettsó-taoesut1undayddd5ndodeeosaedosepllsesiatrgmdápaessuelubusiaiedrleeelarsnaonnsiodtstttdrddraeeafeaue,ldtmireeip"aaernsrue-snnttfelola,lteoasoseddnjaptoToéyrlsda.ilasd*oalbipraagsnLolrsauteássceyiseo6eestecl-nesaud1nctst¡mee.aitttáeEaadiiyn-eudlodulsJao,seroote,dsa"lcd,eurdsreoe.nooa.snlru.lo.ltusoiLasdpinsadsEaa.fsftoillllreaiiipaspespeudte-n-raffsreclltu:otocrluaoepipu0ndossssto-

Tabla 6-1 Tabla de estado para el circuito de la Fizura 6_15

Estadopresente E s t a d os i g u i e n t e Salida

AB x:0 x:l x:0 x: I

00 AB AB 00
0l 00
l0 00 0 l 0I
ll ll 0l 00
l 0 00
l0 lt

tdnAcianieolabig-sccllueainuLansoaadlop.lesatqrdiáeseucecusliiederttmcianurcuiedcodiscontsooctiisó.ansoEendgmslodudeeaeneecnrofsubilz-nate.ia.atEenrndtnacacdooribocaiicmolnalaoe.iodcnsEdatieiaeneelcllnaeeeedesssssenottttaaa,eleudaddelnooojame.icoennmoarsiácimyptliaoi.laiso"deri.i,íosno,aO"z.ipdnOau"ei.ace.ooidl*aápiet"lsao"crJrdcotaáiiimfrr.ecerdludoeneiestnzoruatnisevnrraiasp,ene-p"fsdcalrotuograpte,ldia;srn-o._ I
{seAEegi.nlnNsnlTstlDlacaea"cuaipeuepnmonanrfboontntqrrdireaduaamudeoradca.aaeeccccRoSoluieónpnnrddnroaelAeesoylssBlesfje_l:lBllfiiennplsiñt-pt-0sefaal-le0eoorflslóeypropt.gnpao¡iBscdlnc:aauoe^eeVap11a_snr.,tni"0dulpgma.o0noceec,oorruAroo,mantmájp:'pfpnipiourl0utauodel:yse,urdotrc0eeBatia,ai3:el2ua,nnip'gpir0tdnr.aur.otogoob"Ddauidjl-uane"uáical.ceaiierdñeádpuuuiiea"uinn*"lgu.ta"alt"taru¿"sasslaoeoemo.ñ.ñpoea.aaf".lslrlñóilrtplr;ógaió;-r"gid"rgc¿f"ioilroc;oct0a,uaps1,11se.,

*Los libros de teoría de los circuitos de conmutación llaman a esta tabla tabla de tran-
slcidn Ellos reservan el nombre tabla de estado a una tabla con estados internos representa-
dos por símbolos arbit¡arios.

S E c .6 . 4 A N A L I S IDSEL O SC I R C U I T SOESC U E N C I ATLEEMSP O R I Z A D O2S2 7

De manera similar, se puedededucir el siguienteestadocomenzando I
a partir de los otros tres estadospresentesposibles. En general, el si-
guiente estadoes una función de las entradas,el estadopresentey el tipo I
áe flip-flop usado.Con flip-flops RS por ejemplo,se deberecordarque un 1
en la entradas poneen 1 el flip-flop y un 1 en la entradaR lo ponea cero
independientementedel estado anterior. Un 0 en ambas entradas S y fi
deja el flip-flop sin cambio,mientras que un 1 en ambasentradass y R
demostraríaun diseño malo y una tabla de estadoindeterminada.

Las entradas para Ia sección de salida son más fáciles de deducir.
En este ejemplo,la saliday es igual a 1 solamentecuandox:1, A:I y
B: 0. Poi tanto, las columnasde salida se marcan con 0, exceptocuando
el estadopresentees 10 y la entrada r: 1, para la cual y se marca con

un 1.
La tabla de estadode cualquier circuito secuencialse obtiene por el

mismo procedimientousadoen el ejemplo.En general,un circuito secuen-
cial con m flip-flops y n variables de entrada tendrá 2- filas, una para
cada estado.Lut tócciotte. del siguienteestadoy de salida tendrán cada
una 2" columnas,una para cada combinaciónde entrada.

Las salidas externas para un circuito secuencialpueden venir de
compuertaslógicas o eleméntosde memoria. La secciónde salida en el
estaáoestablees necesariasolamentesi hay tres salidas de las compuer-
tas lógicas. Cualquier salida externa tomada directamente de un flip-
flop se lista en la columna de presenteestadode la tabla de estado.Por
tanto la secciónde salida de la tabla de esladopuedeser excluida si no
hay salidas externasde las compuertaslógicas.

Diagramade estado
La información disponible en la tabla de estadopuede representarsegrá-
ficamente en un diagrama de estado. En este diagrama se representaun
estado por un círculo y la transición entre estadosse indica por líneas
dirigidas que conectan los círculos. El diagrama de estado del circuito
seculenciadl e la Figura 6-15 se muestra en la Figura 6-16. El número bi-
nario dentro de cada circuito identifica el estado representadopor el

-\ ol 00 r/1
t/0 l0

o/o 0/0

ll

/0
Figura 6-16 Diagrama de estadopara el circuito de la Figura 6-15

228 LOGTCASECUENCIAL CAP. 6

odurs0dcdcebneea1uiorltnroscimepacetiupesí,rnanrliote0tomcreaerc0lu.ddeal/cLemioor.¡diolaresiaa;csEepcuurnrletmsl,eaiítl/tínrsv0mionaneame,eisúvnlassoinmaqstistregrtmudeeaandeedirolseiro.lfe,riatsigiaceen-liiadganmnddout1qiaTrics.is.uaséyaaepmdensbgoyaqeáieulr:eau0liqmdieee6unóasjaee_fintrodrym1áocccre.dümapaqlhoirnuutaaso0oseyíóc,1masloai.aócelbnluaancrfnlmldíuqi"tnanroeubaeas,neilna,olícinsnázl;¿iaúi;e"aacimralri.tóiárage;de1nJ-¡iliri¿¿;-lroJáasdi"1gas"ieng.bitd¿doueienea,eisleoaltdqeaneireeusidstosete¿otlatspaaiacsádd"sdoefgosoe.onraáymp0"pel-a0iarc"adserrtaa.ea-a__
idd{sden3ieixeasi ccdgpd"eiur"oeNapa1csnlotmi.pordi bvraheeaelieansundpytpndelaaaaedrcperdtifiifaosirriecrc¡teratmiudeóncdeinartttoaeicocudmrisasapne"eeredlnecdaunettuisteaáprelagecardneirs"óeuacsnntmielra-aaanb"alr.tnit,atndarsacraebibáicrlóroaiilaanoó."gndLdcdieecao"esaemd"tsl;aJeoa;t;b"aáe;lld;oaa;s.o'ptáa;yee.dsrEuaJpo"-ncreiytic;"Jód;áieügfni.iassrcd"gtra-áe"reac-ales,imóncmnaiuráddcddnseeueeafiádteeefocisosss.itttrleaaamEdñdddleaoooo

E c u a c i o n e sd e e s t a d o

bAveotdceqttcuearrstieusiAnaaóróstdtleonaaineBaencesssdled-):adicie.lvo0secogaemeaca,pi1sius.órrgutlesetieiaoanaueav.ncuc¡bdnóaanciteldtfleoaoiltieapseó1ecetasrdoaandn0eeíieergsdeúl1sqslxatuiaetlt.eunipsoa1iacueseseersdad1cenntpcsdoe,aoof'tsaeuotleleddniaeicpa.ófeóddden1ucl-cn.ii.€ofcniupyci.ólatólpuoin-"(éon_lnftoafapg¡lalndffdomirc!sellimeei_ie-pip.bpiófseLnrbll-er-Aona:fjdaafoisle1péld'oeiroTtmvcvneaeplpaaaa.dcpycpe,'qe"buáalobrsouexedlalAtntat,cleasecaleoBeaele6dil.uscleaó^p.n-aoti¿:dsncv1dtta"1oeodposua.,ad1Diqeeareicoga"i.uccseaoieq-tu"-ieit.Ebm"sfiióa"fcleiLl"t"usecndeoua".rra.;so_rrdsad'u;tol"p.d"e'-"qatonid;-re-;'esuss"oai.e;c"tr.e"iiáa"ácrui"edef"""doLhfáinlc"ric;;onarerc;^i;utaiiár.;rcdes"ula"al.o"reac"si"cludcr"Jins:cie¿i,ació0hodauensocín'eniai{loalru3d;xueenn.srn:dtem1scdsiidepeaigtaoe;niraau;cnBe¡paamrii:aecroolas0igsenunodcIetnyaleaeaee--_s_

A(t + l): (A,B+ AB, t AB)x,* ABx

utfspceEileniousuglmpltpuasalspaouindeodsplodsn-oopdo(torteudrepe+euenosrsnrsae1eettalt)ncesou,dhtírjpemnoiooac.ddcbrcareedoiauuó,ella0soeana"ln.nad*dFefqe-asocruit-erulielezyecaaat"usdecrrIatelioaóqanfnuirfclz0"iduepigqaen,"-uue.efceliisodilesótpoiretnudavtdodAeaseodslooeetuirdsógnln,eua'a"agn,?l.uai.úl",.a"t;fjir"g;üuii"1lnónii;;s,";c;;;iáuió;ü;óai;n""'not;qi"odfuicecpeuaeoBrAnrreoeesofnutllacenfditllcpaioeopiadósn_drenffagelloiradupepo1en_,s.l
La
aei nspcesluitcdaaaecnbfitiólenenesdsdpeoiaslearcasmr etqeatunodetsoedeceesanmtui enrbomai espfducoein.r ccvuiaóiltnoorsd"e". ";B" ro,ü,o"lre"r;.c;i ";o;i."n,si iu" ánet ire¿eml"o1pi ,pouyi nlascoql uduiee- I
do' Es

A(t + t)
reloj en

0 -
it
I
B(t-l)-A'x-(A'!x)B
A1l ( b ) : A t xi ( A x ' ) ' B

l

A ( t - l ) : B x '+ ( B * x ' )A
( a ) - B x ' - : -( B ' x ) ' A

Figura 6-17 Ecuacionesde estadopara los flip-flops A y B

La ecuaciónde estadode un flip-flop A se simplifica por medio de un
mapa como se muestra en la Figura 6-17(a). Con algrrna manipulación
algebraica,la función puedeexpresarsede la siguienteforma:

A(t + l): Bx'+ (B'x)'A

Si se dejaqueBr': S y B'x: R, seobtienela siguienterelación:

A ( t + l ) : , S+ R ' A

la cual es una ecuacióncaracterísticade un flip-flop RS IFigura 6-4(d)].
Esta relación entre Ia ecuaciónde estadoy las ecuacionescaracterísticas
del flip-flop puede justificarse por inspeccióndel diagrama lógico de la
Figura 6-1b.En esté se ve que la entrada S del qip-flop A es igual a la
función de Boole Bx'y la entrada ft es igual a B'x. Sustituyendoestas
funciones en la ecuación característica del flip-flop' dará como resultado
la ecuaciónde estadopara este circuito secuencial.

La ecuaciónde estadopara un flip-flop en un circuito secuencialpue-
de deducirsede una tabla de estadoo de un diagrama lógico. La deduc-
ción de una tabla de estadoconsisteen obtener Ia función de Boole es-
pecificandoIas condicionesque hacen el siguiente estadodel flip-flop un
t. l-u deduccióna partir de un diagrama lógico consisteen obtener las
funcionesde las entiadas del flip-flop y sustituirlas en Ia ecuacióncarac-
terísticade la misma.

La derivaciónde la ecuaciónde estadodel flip-flop B a partir de una
tabla de verdad se muestra en el mapa de la Figura 6-17(b).Los l marca-
dos en el mapa son las entradaspresentesy las combinacionesde entrada
que causanque el fiip-flop vaya al siguienteestadode 1. Estas condiciones
se obtienen directamentede la Tabla 6-1. La forma simplificada que se
obtiene en el mapa se manipula algebraicamentey la ecuaciónde estado
que se obtienees:

B(r+t):A'x+(Ax')'B fl

La ecuación de estado puede derivarse directamente a partir del ::tF¡ij
diagrama lógico. De la Figura 6-15se observaque la señal para Ia entrada
S a"etnip-¡óp B se generapor Ia función A'x y la señal para la entrada R '¡Il

229 if

23O LOGICASECUENCIAL CAP. 6

por la función A¡'. SustituyendoS:A'¡ y R:Ax' en la ecuacióncarac-
terísticadel flip-flop RS dadapor:

B(/+l):,S+R'.8

se obtiene la ecuaciónde estadoderivadaanteriormente.
Las ecuacionesde estado de todos los flip-flops, conjuntamente con

las funciones de salida, especificantotalmente un circuito secuencial.
Ellas representan,algebraicamente,la misma información que representa
una tabla de estadoen forma tabular y un diagramade estadorepresenta
una forma gráfrca.

F u n c i o n e sd e e n t r a d a d e u n f l i p - f l o p

El diagrama lógico de un circuito secuencialconsisteen elementosde me-
moria y compuertas.La clase de flip-flops y la tabla característicaes-
pecifican las propiedadeslógicas de los elementosde memoria. Las inter-
conexionesentre las compuertasforman un circuito combinacionaly se
pueden expresar algebraicamentecon funciones de Boole. Así, un cono-
cimiento del tipo de flip-flops y una lista de las funcionesde Boole del
circuito combinacionaldarán toda la información necesariapara dibujar
el diagrama lógico de un circuito secuencial.La parte del circuito combi-
nacional que genera las salidas externas se describealgebraicamentepor
las funcionesde salidq del circuito. La parte del circuito que generalas
entradas de Ios flip-flops se describealgebraicamentepor un conjunto de
funcionesde Boole llamadas funcionesde entrada del flíp-flop o algunas
vecesecuocionesde entrada.

Se adoptará la convenciónde usar dos letras para designaruna va-
riable de entrada de un flip-flop: la primera designael nombre de las
entradasy la segundael nombre del flip-flop. Como un ejemplo,considé-
rese las siguientesfuncionesde entrada de un flip-flop:

JA:BC'x*B'Cx'

KA:B+y

JA y KA designanlas variables de Boole. La primera letra en cada una
denota la entrada J y K respectivamentedel flip-flop JK. La segunda
letra A es el símbolonombredel flip-flop. El lado derechode cada ecuación
es una función de Boole para la córrespondientevariable de entrada del
flip-flop. La configuraciónde las dos funcionesde entrada se muestra en
el diagrama lógico de la Figura 6-18.El flip-flop JI( tiene un símbolode
salida A y dos entradas marcadasJ y K.EI circuito combinacionaldibu-
jado en el diagrama es la configrración de una expresiónalgebraicadada
por las funcionesde entrada. Las salidas del circuito combinacionalse
designan por JA y KA en las funciones de salida y van a las entradasJ y
K del flip-flopA.

De este ejemplo,se observaque la función de entrada del flip-flop es
una expresiónalgebraicapara un circuito combinacional.La designación
de dos letras es el nombrede una variable para una salida de un circuito
combinacional.Esta salída se conecta siempre a la entrado (designada
por la primera letra) del flip-flop (designadopor la segundaletra).

B H
C'
il
Figura 6-18 Configuraciónde las funcionesde entrada de un flip-flop
J A : B C ' x ,* B ' C x ' y K A : B ¡ Y ü

El circuito secuencialde la Figura 6-15 tiene una entrada r, una en- J
d e n o t a d ó rp o . A y B.El diagramalógico-pu_ede
t rada y y do s flip-flops RS entecon cuatr o funcionesde entrada del flip- +
. .i-..pó "d o aüebráicam
. F
flop y una función de salida del circuito comosigue:
ii
SA: Bx' RA: B'x ;!
SB: A'x RB: Ax'
:.l{l
l: AB'x
i¡i
r¿giEcos.tLeacSsoBnvjayurniRatoBbldeeessfpsuAencciyifoicnRaeAnsudenessBpeeogcouilfenicdeaoxfnpleieplc-ffillfioipcp-a_ftlRooStpaldRmeS^neolnltaatemdeoal pddooiar AgBr;'almLaasa
",""r?ii""¡¡rf"". y denota la salida. Las expresionesde Boole para las variables ,1
parte del circuito combinacionaldel circuito secuencial.
una forma algebrai- ;¡!¿
" . p " .Li na.sá "f uncionesde entrada del flip-flop constituyen
ca conve nientepara especificarun diagrama lógico de un circuito secuen- rf,
cial. Ella s impúcan el tipo de flip-flop a partir de la primera letra de la
ü*i
v,edcrasue"itrcairuaqseibrtelroolce"ju.sdmaeEecacsineouennecjetnaorscanpeidvaetaerl ctonyiolipéene-snftstftáoupepncea.occlgmiiE*fuioplcnnraaetenisnescddmoveiemdpcbsopeaalsenliptodeaaasmsrptediderencinldtifececielciurlalaycrceuaoiir.t-eclopgxueepiyrtbloaírccfauicitióanocnmcmadimeeoblnnienpteneaustceluedsinonoe-
entrada del flip-flop en vez de dibujar el diagrama lógico' H

6 . 5 R E D U C C I O ND E E S T A D O SY A S I G N A C I O N X 1.
-¡l
El análisis de los circuitos secuencialescomienzade un diagrama de cir-
cuito y culminan en una tabla de estadoo diagrama.El diseñode un cir-
cuito secuencialpaite de una serie de especificacioneys culmina en un

áiug*^" I ó g i c o .L o s p r o c e d i m i e n t o sd e diseño se presentancomenzan do
por la Se ccién6-?. E sia secciónincluye ciertas propiedadesde los circu i-

io. ,".,t"rr.iales que pueden ser usados para reducir el número de com-
puertas y flip-flops durante el diseño.

*Esta sección se puede omitir sin perder continuidad'

231

Reducción de estado

Cualquier procedimiento de diseño debe considerar el problema de mini-
mízar el costo del circuito final. Las dos reducciones de costo más obvias
son las reducciones en el número de flip-flops y el número de compuertas.
Debido a que estos dos ítems son los más obvios, se han estudiado e inves-
tigado extensamente. De hecho, una gran porción del objetivo de la teoría
de conmutación trata la manera de buscar algoritmos para minimizar el
número de flip-flops y compuertas en los circuitos secuenciales.

La reducción del número de flip-flops en un circuito secuencial se
conoce como lo reducción de estado del problema. Los algoritmos de re-
ducción de estado tratan con los procedimientos para reducir el número
de estados en la tabla de estado mientras mantiene los requerimientos de
entrada-salida externos sin cambio. Como m flip-flops producen 2^ es-
tados, una reducción en el número de estados podría (o no podría) resultar
en una reducción en el número de flip-flops. Un efecto impredecible en la
reducción del número de flip-flops es que algunas veces el circuito equi-
valente (con menos flip-flops) podría requerir más compuertas combina-
cionales.

Se demostrará la necesidad de reducción de estado con un ejemplo.
Se comienza con un circuito secuencial cuya especificación se da en el
rliagrama de estado de Ia Figura 6-19. En este ejemplo, solamente las se-
cuencias de entrada-salida son importantes; los estados internos se usan
solamente para suministrar las secuencias requeridas. Por esta razón, los
estados marcados dentro de los círculos se denotan por símbolos de Ietras
en vez de sus valores binarios. Esto es en contraste a un contador binario,
donde la secuencia de valores binarios de los estados en sí mismos se

toman como salidas.
Hay un número infinito de secuencias de entrada que puede ser apli-

cado al circuito; cada uno dará como resultado una secuencia única de
salida. Como ejemplo, considérese la secuencia de entrada 01010110100
empezando por el estado inicial o. Cada entrada de 0 ó 1 produce una sa-

Figura 6-19 Diagramade estado
232

¡

sEc. 6-5 R E D U C C I O NO E E S T A D O SY A S I G N A C I O N 2 3 3

lida de 0 ó 1 y causaque el circuito vaya al siguienteestado.De este dia-
grama de estado, se obtiene la salida y secuenciade estado para una

secuenciadada de entrada como sigue: con el circuito en el estadoinicial
o, una entrada de 0 produceuna salida de 0 y el circuito permaneceen el
estadoo. Con el estadopresenteo y una entrada de 1, la salida es 0 y el
siguiente estado,esb. Con el estadopresenteb y una entrada de 0, la
salida es 0 y el siguienteestadoes c. Continuandoeste proceso,se encon-
trará que la secuenciacompletaes comosigue:

estadoaabcdeJÍCfga

entrada0l0l0ll0l00

salida 0 0'0 0 0 I I 0 I 0 0

En cada columna, se tiene el estadopresente,el valor de Ia entrada y el
valor de la salida. El siguienteestadose escribeencima de la siguiente
columna. Es importante tener en cuenta que en este circuito los estados

en sí mismos son de importancia secundariaporqueel interés primordial
son las secuenciasde salida causadaspor las secuenciasde entrada.

Asúmaseahora que se tiene un circuito secuencialcuyo diagrama
de estado tiene menos de siete estadosy se deseacompararlocon el cir-

cuito cuyo diagramade estadose da en la Figura 6-19.Si se aplican se-
cuenciasde entrada directas a los dos circuitos y ocurren salidas idén-
ticas para todas las secuenciasde entrada, entoncesse dice que los dos
circuitos son equivalentes(en lo que se refiere a la entrada-salida)y se
puedenremplazarentre sí. El problemade Ia reducciónde estadoes en-

contrar maneras de reducir el número de estadosen un circuito secuen-

cial sin alterar las relacionesde entrada-salida.
Se procederáa reducir el número de estadosde este ejemplo.Primero,

se necesita una tabla de estado; es más convenienteaplicar los procedi-
mientos para la reducciónde estadosaquí que en los diagramasde estado.
La tabla de estadodel circuito se lista en la Tabla 6-2 y se obtienedirecta-

mente del diagramade estadode la Figura 6-19.

Tabla 6-2 Tabla de estado

Estadosiguiente Salida

Estadopresente x : 0 x:l ¡:0 x:l

a ab 00
00
b cd 00
0
c ad 0
0
d ef 0
e af
f cÍ
o af

234 LoGIcA SECUENCIAL CAP. 6

Un algoritmo para la reducción de estado de una tabla de estado es-
pecificada completamente se da aquí sin prueba alguna: "Se dice que dos
estados son equivalentes si, por cada miembro del conjunto de entradas,
ellos dan exactamente la misma salida y envían al circuito al mismo esta-
do o a un estado equivalente. cuando dos estados son equivalentes, uno
de ellos puede quitarse sin alterar las relaciones de entrada-salida".

se aplicará este algoritmo a Ia Tabla 6-2. observando la tabla de ver-
dad, se escogen los estados presentes que van al estado siguiente y que
tienen Ia misma salida para ambas combinaciones de entrada. Los estados
g y e son dos de tales estados; ellos van a los estadosa y f y tienen las sa-
Iidas de 0 y l para ¡:0 y r:l respectivamente.Por tanto, los estados
g y e son equivalentes y se puede eliminar uno. El procedimiento para
quitar un estado y de remplazarlo por un equivalente se demuestra en
Ia Tabla 6-3. La fila con el estado presente g se tacha y el estado g se rem-
plaza por el estado e cad.a vez que apatezca en las siguientes columnas
de estado.

Tabla 6-3 Reduciendola tabla de estado

Estadopresente E s t a d os i g u i e n t e Salida

a x:0 x:l x:0 x:l
b
c ab 0
d cd 0
e ad 0
I
Í e fd I
g a ld I
te f I
af

El estado presente/ tiene ahora las entradas siguientese y f y las
salidas0 y 1 para ¡:0 y r: 1 respectivamenteL.os mismosestadossi-
guientes y las salidas aparecenen la fila con el estado presented. por
tanto, Ias entradasf y d son equivalentes,el estado/ puede quitarse y
remplazarsepor d. La tabla reducida final se muestra en la Tabla 6-4. El
diagrama de estado para la tabla reducida consiste en solamentecinco
estadosy se muestra en la Figura 6-20.Este diagrama de estadosatisface
las especializacionesoriginadas de entrada-saliday producirá la secuen-
cia de salida requeridapara una secuenciadada de entrada. La siguiente
lista deducidadel diagramade estadode la Figura 6-20es para la secuen-
cia de entrada usadapreviamente.Se nota que resulta la misma secuencia
de salida aunque Ia secuenciade estadoes diferente:

estado aab cd edd ed e
entrada 0 I 0 I 0 I I 0I 00
salida 00000 I I 0 I 00

sEc. 6-5 R E D U C C I O ND E E S T A D O SY A S I G N A C I O N 235 T

De hecho, esta secuencia es exactamente la misma que se obtuvo de la Hiü
Figura 6-19, si se remplaza e por g y d por f .

Tabla 6-4 Tabla de estado reducida

Estadopresente Estadosiguiente Salida

a x:0 x:l x:0 x:1
b
ab 00
d d 00
e 00
0d 0I
ed 0I

d

Figura 6-2O Diagramdaeestado¡educido r

De cualquier forma, la reducciónde siete a cinco estadosno reduceel nú- ilt
mero de flip-flops. En general, la reducción del número de estadosde una F]
tabla de estadose esperaque resulte en un circuito con menosequipo.
Sin embargo,el hecho de que una tabla de estado haya sido reducida a E1
menos estadosno garantiza un ahorro en el número de flip-flops o el nú- $l
mero de compuertas.
FI
Vale la pena notar que la reducción en el número de estadosde un
circuito secuenciales posible si se interesa solamenteen las relaciones ht
externas de entrada-salida.Cuando las salidas externas se toman direc-
tamente de los flip-flops, las salidas deben ser independientesdel número F
de estadosde que se apliquen los algoritmos de reducción de estados. tH

El circuito secuencialde este ejemplo fue reducido de siete a cinco
estados. En cada caso, la representaciónde los estadoscon componentes
fisicos requieren que se usen tres flip-flops, porque m flip-flops pueden
representar hasta 2- estados diferentes. Con tres flip-flops, se pueden
formular hasta seis estados binarios denotados por los números binarios
000 hasta 111,con cadabit designandoel estadode un flip-flop. Si la tabla
de estado de la Tabla 6-2 se usa, se deben asignar valores binarios a los
siete estados: el estado restante no se usa. Si se usa la tabla de estado

2 3 6 L o G I c AS E C U E N C I A L CAP. 6

de la Tabla 6-4, solamentecinco estadosnecesitanasignaciónbinaria y ¡
quedarían tres estadossin usar. Los estadossin usar se tratan como
condicionesde no importa durante el diseño del circuito. Como las com-
binacionesde no importa por lo generalayudan a obteneruna función de
Boole más simple, de manera parecida el circuito con cinco estadosnece-
sitará menos compuertascombinacionalesque aquella con siete estados.
De cualquier forma, la reducciónde siete a cinco estadosno reduceel nú-
mero de flip-flops. En general, la reducción del número de estadosde una
tabla de estado se esperaque resulte en un circuito con menosequipo. sin
embargo,el hecho de que una tabla de estadohaya sido reducidá a menos
estadosno garantiza un ahorro en el número de flip-flops o el número de
compuertas.

Asignaciónde estado
El costo de Ia parte de circuito combinacionalde un circuito secuencial
puede reducirse usando los métodos de simplificación conocidospara los
circuitos combinacionaless. in embargo,hay otro factor, conocidocomo el
problemade asignaciónde estado,que entra en juegopara la minimización
de las compuertascombinacionales.Los procedimientosde asignaciónde
estado tienen que ver con los métodos pára la asignación de valores bi-
narios o estadosde tal forma que se reduce el costo de los circuitos com-
binacionales que accionan los flip-flops. Esto es particularmente útil
cuando se obse¡vaun circuito secuenciala partir dé sus terminales ex-
ternos de entrada-salida. Tal circuito puede seguir una secuenciade
estados internos, pero los valores binarios de los estados individuales
podrían no tener ninguna consecuenciatodo el tiempo en que el circuito
produzca la secuenciaseguida de salidas pat" u.rá secuenciadada de
entradas. Esto no se aplica a los circuitos cuyas salidas externasse to-
man directamente de los flip-flops con secuenciasbinarias totalmente
especificadas.

Las alternativas de asignación de estado binario disponiblespueden
ser demost¡adas conjuntamente con el circuito secuencial especifrcado
en la Tabla 6-4. Recuérdeseque, en este ejemplo, los valores binarios de
los estadosson inmateriales durante el tiempo en que su secuenciaman-
tenga las relacionesde entrada-salidaadecuadas.Por esta razón, cual-
quier asignaciónde número binario es satisfactoriasiempre que a cada
estado se le asigrre un número. Tres ejemplos de asignacionésbinarias
posibles se muestran en la Tabla 6-b para los cinco estadosde la tabla
reducida. La asignación1 es una asignaciónbinaria directa para la se-
cuencia de estadosdesdea hasta e. Las otras dos asignacionesse escogen
arbitrariamente. De hecho, hgy 140 asignaciones dife.etrter para este
circuito (11).

La Tabla 6-6 es la tabla de estado reducida con la asignaciónbinaria
1 sustituida por las letras de los cinco estados.* Es obvio que una asig-
nación binaria diferente resultará en una tabla de estado con valorJs
binarios diferentes para los estados, mientras que las seleccionesde en-
trada-salida permanecen iguales. La forma binaria de la tabla de estado
se usa para deducir la parte del circuito combinacional del circuito se-

*Una tabla de estadocon asignaciónbinaria se llama algunas vecestabla de trarwición.

Tabla 6-6 Tres asignacionesbinarias de estado posibles

Estado Asignación t Asignación2 Asigrración3

a 001 000 000
b 010 010 100
0ll 0ll 010
d 100 l0t l0l
e l0l lll 0ll

Tabla 6-6 Tabla de estado reducido con asignación bina¡ia 1

Estadosiguiente Salida

Estadopresente x : 0 x:l x:0 x:l

001 001 010 00
0r0 0ll 100 00
0 l l 001 100 00
100 l0l 100 0I
0I
l0l 001 100

cuencial. La complejidad del circuito combinacionalobtenido, depende
de la asignacióndel estadobinario escogido.El diseñodel circuito secuen-
cial preséntadoen esta sección se completa en el Ejemplo 6-1 de la Sec-
ción 6-7.

Varios procedimientosse han sugerido para llevar a una asignación
binaria particular entre las muchas disponibles.El criterio más común
es que lá asignaciónescogidadebe resultar en un circuito combinacional
simple para las entradas del flip-flop. Sin embargo,hasta el momento, no
hay- procedimientos de asignación de estado que garantice-nun costo mí-
nimo de un circuito combinacional.La asignaciónde estadoes uno de los
problemas desafiantes de la teoría de conmutación. El lector interesado
puede encontrar mucha literatura completa y creciente de este tópico.
Las técnicaspara tratar con el problema de asignaciónde estadose salen
del objetivo de este libro.

6 - 6 T A B L A S D E E X C I T A C I O ND E L O S F L I P - F L O P S
Las tablas característicaspara varios flip-flops fueron presentadasen la
sección 6-2. una tabla caracteústicadefine la propiedadlógica del flip-

t flop y caracteriza completamente su operación. Los flip-flops de circ-uito

integiado se definen algunas veces por una tabla caracteústica tabulada
de manera diferente. Esta segunda forma de las tablas caracteústicas
para los flip-flops RS,JK, D y T se muestranen la Tabla 6-7.Ellas repre-
ientan la misma información que las tablas característicasde las Figu-
ras 6-4(c)hasta6-7(c).

La Tabla 6-7(c) define el estadode cada flip-flop como función de sus
entradasy su estado previo. Q(t) se refiere al presenteestadoV Q(¿* 1)

237

I

L-

Tabla 6-7 Tablas característicasdel flip-flop l

QQ+I)

QU)
0

I

@) JK

(c) D (d) 7"

al estadosiguientedespuésde la ocurrenciade un pulso de reloj. La tabla i
característicadel flip-flop RS muestra que el siguiente estadoLs igual al
presenteestadocuando las entradasS y R son ambas0. Cuandola entrada II
-E es igual a 1, el siguiente pulso de reloj pone a cero el flip-flop. cuando
la entrada s es igual "siIgu"liesnigteuieesnttaedpoucljuoa-dnedorealmojbpoosnse
interrogación para el at et rtip-nop. La
y ft seán iguales
a 1 designasimultáneamenteun estadosiguiente indeterminado.
tabla del flip-flop JK es la misnia que
_ y !a por s y ,B respect iva mentee, xceptoen la del RS cuandáse rernplaza
J K el c a s oi n d e t e r m i n a d o .i u a n -

do J y K son ambosigualesa 1, el estadosiguientees igual al complemento
del presenteestado,es decir, Q(r+ 1): e'ú1. nt siguienteestadodel flip-
eflostpa-dDopersecsoemntpele.Etal mseignuteiednetpeeensdtaiednotdeedleflliap
entrada-D e independiente dLI
-flop ? es el mismo que el es-
tado presentesi ?:0 y complernentandosi f : f .
La tabla característicaes útil para el análisis y la definición de la
operacióndel flip-flop. Esta especificael estadosiguiente cuando las en-
tradas y el estado presentese conocen.Durante p.o."ro de diseño se
conocepor lo general la transición del presentee"sl tado al siguiente y se
deseaencontrar las condicionesde entiada del flip-flop qu;
lu
transición requerida. Por esta razón, se necesita .rtrá ta-blu-que"ul.isr.t"e., las
entradasnecesariaspara un cambio de estadodado. Tal lista se llama una
tablade excitación.

c^a d_aL taaTbal ab la 6-8 presentalas tablas de ex citació n de lo s cuatro flip-flops.
consisteen dos col u m n a s ,e { r¡ t eG+ 1),y u na columnapára

cada entrada para mostrar cómo se logra la transíción requerida. Hay
cuatro transicione sposiblesdel pre se ntees
ciones de entrada requeridasp ara ca da un tado al si-gcuuieantrtoe. Las condi-
a de la s transiciones
se derivan de la información disponible en la tabla característica.El
símboloX en las tablas representala condición de no importa, es decir,
no importa que la entrada sea 1 ó 0.

238

Tabla 6-8 Tablas de excitación de los flip-flops

QQ) QQ+I) QQ) Q Q + I )

0 00
I 0I
0 I0
I II

(a) RS O) /,K

QQ) QQ+I) 0 QG) QQ+I) 0
I I
00 0 0 0 I
0I I 0 I 0
I0 I 0
II I I

(c) D (d)r

Flip-flopFS

páLbr;;;;;a;r;aitJajic;;m;;rt;;t;^eiiáai-e;elrh"breí;Iisal;sa-ttiffcalidoladaeepe,rollsesm.ePetxseauscoeentdeiranthsoeadctaotl"curoc;"ie;eeoóe;sn"-n;n't;ñfáta;d.¿uúadn,e"a*roiqÑl,1pst0fu.-¿lI.nei,pAo"ps-"dPsfouieleíort,nS"^tplRdttlraayoRapn"odolXSutcaoceuessu,dsrseSrlerotareamnesvndeeeuacornxlemi01atpsrbdurtóaetoreledasn0slbaoe0peved'n,uvlne9lqelstbsalileoeqafrflT.mYjil0opiDapepd'-b-efroeSflleolaoIiÚsRpanpu6' ptlsSe-tan8eeamebo(rdmamlbdace)aeaaa'jcrLsarnmgaceaneo--aa--'
ptuáoo.;rrúrr.";lSLJat;r..aiu;cueroú,lnrpQlüftduliitimiróprc?+r-aii,óf,1lndo¿.)"X"pL"tiá"gtd".;á.lu;elaiuióaana"lteoatoani1m;1e;ecPiasaoel rhrse;at;atsca;adctt'dea-terodrí0soso0:tyi1ccsuyaser,erdsidereRebees:enn0etce.uauqnneuesltefrirlSaievp.:al-offyl^l0aoigppya.-ellaefRlesoú:sepntvsai1catd'aaoar1fteo'enremnneea-lr

es tadoly permanecerenes emismoestado. Cemi ebrat argmoSe .ndteebRedseerb0eós e1r'0
ya que no se requl"t"-p"""t a 0 el flip-flop' Sin estado1; si es 1 se llevará
flip_flopno cambia y permanecéen el
Si es 0, el

elflip.flopalestadolcomo."d"."u.Así,sselistacomounacondición

de no importa.

E l f l i P - f l o PJ K

La tabla de excitación para el flip -flop JK se muestraen la Tabla 6-8(b)'
presentey estado siguiente t91"..0' la entradaJ
Cuando ambos estado K puedesór 0 ó 1. Similarmente cuando
debepermar,""", .rJól i"
""t*aá 239

2& LOGICASECUENCIAL CAP. 6

tt:speDJltemaorareaplaldeaTi.rofdcedoenlaeinoenrassp1(slentbti-Ja:ractfadeaalaidoltptóis1rmceopenuIaqinpsaóecndeusretonndseeeaelJrmeiesldfKcc:llsreeoapiioa:eópns10lmllern-ett.yafae0pmpnaldydolteoóeeeropnnmasnO01.teidtSregq,a^aaaanuiceua_ndtuioler1aeJaeenm.fnylliKmluoatpitoapeevebaJed-dasstr:afnoee0ealfr¿otiagrrimpóusp,naotena_ndJcl,lera,arnoaocs0dfonteltatraeaipónaeuccbdptnenonoeorrrsna.neam"s0it"d*cerustoaaairfinós"le.ad.ilaen*inc-eaop"irtssdcriK;reo'itiioeI"pacñq,yJnl-i-d;u"óñJed;Je-i:noásie.:rhbcál-ptrlr"iiea"r-eóeptdpsns;o.o0e,ciu.od,,r1Korló',emtourn:apaa.s1najneleul.ontatrleesneryeoeisintemcd,atqeKnleaeJampurtrd::lerio01ueee¿oenr,,nr0nnst.ea¡0a,_t_l.ea
nltcaioepsnsofddLuaieacnl incotdoianoibseinmelseadñpsedaoderrentlaeooexssnicimtmcirtáiparpdcocl iaurifótiiadct.on-aedisnbneesdurenisfcclsuaiupeal-rql.fm^,ulcmoeeipaánlrJsot"eKss.l.iamcniiilpiruuclnseurtc,sir"tiad"óohensl;ab.cioádvm;eo; n"ab"t]aqnjuaaectdiieleoannuseasflatuearnspnecatsiarotase_

Flip-flopD
tse6Liees-a8tnna(ettcdaeq)ob..PuleDaeosersdseteliaarenelm,ttxapoicnbr,ietdDlaaei.cgpdciuóeaeannrbladpeacia.etsrenlaaertíe0rusemt.sninceitfarnelai,tf!{edd"-rúfaeal¡ol1Dipv)a-"tOltoiipe_ri;onZdáe(e¿DctpO)u*;,s;"ir;ae;lli;;-"m;--n;ó"ulq,"e'"ras'e"tyrra1eeesnlisstreaaigd( T¿uoia+pebtrn)elta_e

Flip-ftopf
ddflLTlaeiea:p1lbt-tfafeallibo_bplpepl-aaflelporcedmeapserratmdeaanexcadecbtnoecieedteraccieírgócseluitmsóifacil"pnilap,pi,u-ce1-f-Talrl"oqma"rtpbeeáb-rlqii.aa.f"uo"lr,ie-."p?ro_pi(-imdofpli)oilá,e"p-t"-nsa?¡ete"nonesteo.tne"asc.m,cuqiuugeuaceunenusutdraTtiaron:uaq0deeu.1lone"Te.lc'as:c-u0t'uTaaadannobdedldoraoeel6ales_lftelgaienp(dsdt-orft)laad.oDddepeaol

Otros flip-flops
tmtcsEeaaeilbnrrslapaaeucrrcstodcelacaeirdóeíssonedtt.xiiuccmcnoaiicnteadi noccetniulóoeadnfslr.eidqp-euL-d-aiiefesl onrei apftñl¡b,iaoplddaq-efaul oadel ap"es.re"cnE*uv"ispaiat-l"n¡"aoieeóoscdn,eeps;so;ac"ssrreiibiob"lqei.;r"u; ed;e;en;ü;.s;;"e;;a;ser"rtsooe lrclraeaornprp.uíl"atanuralaslaoi sndptrueaui eetbeenvldraa-_e

6 - 7 P R O C E D I M I E N T DOE D I S E Ñ O
dcEeol nfdjuuinsncetioñoondedeseedusepneBccoiirofcilceu-irdtcoeioslnaeescysucecunuacrrmieasirntseaemeppnuoeurdinzeadodibuotgc"uo.u.mr;eái.ee-ntlzóaag'iaaicgporoaarmutianr alódgeliiscutona.