3105-1003 การวิเคราะห์วงจรอิเล็กทรอนิกส์

Characteristic And Analysis FET DC Bias Circuit 4

เอกสารประกอบการเรยี น วชิ า การวเิ คราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหสั วชิ า 3105-1003)

แบบทดสอบก่อนเรยี น

หนว่ ยที่ 6 คุณสมบตั แิ ละการวเิ คราะห์การทางานของเฟตทางด้านไฟฟา้ กระแสตรง

(Characteristic And Analysis FET DC Bias Circuit)

คาชี้แจง

1. จงทาเคร่ืองหมายกากบาท (X) เลือกคาตอบท่ถี ูกตอ้ งท่ีสุดเพยี งข้อเดยี ว

2. แบบทดสอบมีจานวน 10 ขอ้ ใช้เวลาทาแบบทดสอบ 10 นาที

**********************************************

1. ขอ้ ใดกลา่ วถึงการทางานของเจเฟตได้ถกู ต้อง

ก. การให้แรงดันไบอัสกลับระหวา่ งขาเดรนกบั ขาซอรส์

ข. ใช้กระแสทข่ี าเกตควบคมุ กระแสท่ีไหลจากขาเดรนไปขาซอรส์

ค. การใหแ้ รงดันไบอสั กลับทข่ี าเกต เพ่ือควบคุมกระแสไหลของเจเฟต

ง. การใหแ้ รงดันไบอสั ตรงทขี่ าเกต เพื่อควบคุมกระแสไหลของเจเฟต

จ. การให้แรงดันไบอัสกลับที่ขาเกต เพ่ือควบคุมแรงดันของเจเฟต

2. ดีพลชี นั่ มอสเฟตชนดิ P-Channel เม่อื ให้แรงดัน VGS เปน็ บวกแสดงวา่ ทางานตรงกับข้อใด
ก. Depletion Mode

ข. Enhancement Mode

ค. Cutoff

ง. Saturation

จ. Open Circuit

3. ดพี ลชี ่นั มอสเฟตไบอัสด้วยแรงดนั VGS=0 V ขอ้ มูลใน Data Sheet กาหนดให้ IDSS=20 mA และ

VGS(off)=-5 V คา่ กระแส ID ตรงกบั ข้อใด = IDSS [1- VGVSG(oSff)]2
ID

ก. 0 mA

ข. หาคา่ ไมไ่ ด้

ค. 10 mA

ง. 20 mA

จ. IDSS

นายเอกนรนิ พลาชีวะ | วทิ ยาลยั เทคนคิ ฉะเชิงเทรา

Characteristic And Analysis FET DC Bias Circuit 5

เอกสารประกอบการเรียน วิชา การวเิ คราะห์วงจรอเิ ลก็ ทรอนิกส์ (รหสั วชิ า 3105-1003)

4. จากวงจรดงั รปู ที่ 1 หาค่า ID และ VGS จากจดุ การทางานของวงจรโดยใชก้ ราฟ ID
0
+9 V

RD C2 4 mA
2.2 kΩ

C1 VO
ID
VGS
1RGMΩ 68R0SΩ -6 V

รปู ท่ี 1 การไบอสั เจเฟต N-Channel J-FET แบบ Self Bias และกราฟคุณลกั ษณะการถ่ายโอน
วงจรประกอบโจทย์ขอ้ ท่ี 4

ก. ID=2.2 mA , VGS=-1.25 V
ข. ID=3.6 mA , VGS=-5.29 V
ค. ID=3.2 mA , VGS=2.45 V
ง. ID=4.4 mA , VGS=5.25 V
จ. ID=5.7 mA , VGS=6.71 V
5. จากวงจรดังรปู ท่ี 2 กาหนดให้ VGS(off)=-10 V, IDSS=16 mA ขอ้ ใดคือค่า ID ของวงจร

18 V

C1 RD C2
+ + +
V-i R- G VO
-

-6V
รูปท่ี 2 การไบอสั เจเฟต N-Channel J-FET แบบคงที่ วงจรประกอบโจทยข์ ้อท่ี 5
ก. 2 mA
ข. 4 mA
ค. 6 mA
ง. 8 mA
จ. 10 mA

นายเอกนรนิ พลาชวี ะ | วิทยาลยั เทคนิคฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 6

เอกสารประกอบการเรียน วิชา การวเิ คราะห์วงจรอิเลก็ ทรอนิกส์ (รหสั วชิ า 3105-1003)

6. จากวงจรดงั รูปท่ี 3 ขอ้ ใดคือสมการหาค่า VDS +VDD C2
ID C3
R1
RD

C1 VO

Vi +
+ VGS+
R2 RS
VG VRS ID

รปู ท่ี 3 การไบอัสเจเฟต N-Channel J-FET แบบ Voltage Divider Bias วงจรประกอบโจทยข์ ้อที่ 6

ก. VDS=VDD-ID(RD-RS)
ข. VDS=VDD+ID(RD-RS)
ค. VDS=VDD-IS(RD+RS)
ง. VDS=VDD-ID(RD+RS)
จ. VDS=VDD-ID(RG+RS)
7. ดพี ลชี ั่นมอสเฟตตวั หนึง่ มคี ่า IDSS=8 mA และ VGS(off)=-5 V จงคานวณหาค่า ID ท่ี VGS=-4 V
ก. 0.11 mA
ข. 0.25 mA
ค. 0.29 mA
ง. 0.32 mA
จ. 0.46 mA

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนคิ ฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 7

เอกสารประกอบการเรยี น วิชา การวิเคราะหว์ งจรอิเลก็ ทรอนกิ ส์ (รหัสวชิ า 3105-1003)

8. เอนฮานซ์เมนต์มอสเฟตตวั หนง่ึ มีค่าใน Data Sheet ดังน้ี ID(on)=10 mA , VGS=-12 V, VGS(th)=-3 V

จงคานวณหาค่ากระแสเดรนเมือ่ VGS=-6 V ID(on)
[VGS-VGS(th)]2
K=

ก. 1.5 mA ID=K[VGS-VGS(th)]2

ข. 2.0 mA

ค. 3.0 mA

ง. 4.5 mA

จ. 5.1 mA

9. จากวงจรในรปู ที่ 4 กาหนดค่าดงั นี้ ID(on)=3 mA ที่ VGS=6 V และ VGS(th)=2 V
จงคานวณหาค่า VGS

VDD = 12 V

10 RM1W 1 RkWD
4.7 RM2W

รูปที่ 4 วงจรไบอัสเอนฮานซ์เมนต์มอสเฟตแบบแบง่ แรงดัน วงจรประกอบโจทย์ข้อที่ 9

ก. 2.25 V
ข. 3.84 V

ค. 4.91 V

ง. 5.28 V
จ. 6.51 V

นายเอกนริน พลาชวี ะ | วิทยาลยั เทคนคิ ฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 8

เอกสารประกอบการเรียน วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนกิ ส์ (รหสั วชิ า 3105-1003)

10. จากวงจรในรูปท่ี 5 กาหนดคา่ ดงั นี้ VGS(th)=3 V จงคานวณหาค่ากระแสเดรน (ID)

+ 12 V

C1 RG =10 MW RD = 2.2 kW

+5 V C2

Output

รูปท่ี 5 วงจรไบอัสเอนฮานซ์เมนตม์ อสเฟตแบบปอ้ นกลับท่ีเดรน วงจรประกอบโจทยข์ ้อที่ 10

ก. 3.18 mA
ข. 4.63 mA
ค. 5.84 mA
ง. 6.25 mA
จ. 7.32 mA

นายเอกนรนิ พลาชวี ะ | วิทยาลยั เทคนิคฉะเชิงเทรา

Characteristic And Analysis FET DC Bias Circuit 53

เอกสารประกอบการเรียน วิชา การวเิ คราะห์วงจรอิเล็กทรอนิกส์ (รหสั วชิ า 3105-1003)

แบบทดสอบหลังเรยี น

หน่วยท่ี 6 คณุ สมบตั ิและการวเิ คราะหก์ ารทางานของเฟตทางด้านไฟฟ้ากระแสตรง
(Characteristic And Analysis FET DC Bias Circuit)

คาช้แี จง
1. จงทาเคร่ืองหมายกากบาท (X) เลือกคาตอบที่ถูกตอ้ งทีส่ ุดเพียงข้อเดยี ว
2. แบบทดสอบมีจานวน 10 ขอ้ ใช้เวลาทาแบบทดสอบ 10 นาที
**********************************************

1. ข้อใดกลา่ วถึงการทางานของเจเฟตได้ถกู ต้อง
ก. การใหแ้ รงดนั ไบอสั กลับระหว่างขาเดรนกบั ขาซอร์ส
ข. ใช้กระแสท่ีขาเกตควบคมุ กระแสท่ีไหลจากขาเดรนไปขาซอร์ส
ค. การใหแ้ รงดันไบอสั กลับท่ขี าเกต เพื่อควบคุมกระแสไหลของเจเฟต
ง. การใหแ้ รงดนั ไบอัสตรงที่ขาเกต เพื่อควบคุมกระแสไหลของเจเฟต
จ. การให้แรงดนั ไบอสั กลับที่ขาเกต เพื่อควบคุมแรงดันของเจเฟต

2. ข้อใดคือความหมายของค่าทรานสค์ อนดักแตนซข์ อง J-FET (gm)
ก. อัตราขยายแรงดัน
ข. ค่าความนาในการสง่ ผา่ น
ค. อัตราการเปลี่ยนแปลงกระแสเดรน
ง. อตั ราการเปลย่ี นแปลงแรงดันทเ่ี กตและซอรส์
จ. อัตราการเปล่ยี นแปลงแรงดนั ทีเ่ กตและเดรน

3. จากวงจรดังรปู ท่ี 1 กาหนดให้ VGS(off)=-10 V, IDSS=16 mA ขอ้ ใดคือคา่ ID ของวงจร

18 V

C1 RD C2
+ + +
V-i R- G VO
-

-6V

รปู ท่ี 1 การไบอสั เจเฟต N-Channel J-FET แบบคงท่ี วงจรประกอบโจทย์ข้อท่ี 3

นายเอกนรนิ พลาชีวะ | วทิ ยาลยั เทคนิคฉะเชิงเทรา

Characteristic And Analysis FET DC Bias Circuit 54

เอกสารประกอบการเรียน วิชา การวเิ คราะห์วงจรอิเลก็ ทรอนกิ ส์ (รหสั วชิ า 3105-1003)

ก. 2 mA ID
ข. 4 mA 0
ค. 6 mA
ง. 8 mA
จ. 10 mA
4. จากวงจรดังรปู ท่ี 2 หาคา่ ID และ VGS จากจดุ การทางานของวงจรโดยใช้กราฟ

+9 V

RD C2 4 mA
2.2 kΩ

C1 VO
ID
VGS
1RGMΩ 68R0SΩ -6 V

รูปที่ 2 การไบอัสเจเฟต N-Channel J-FET แบบ Self Bias และกราฟคุณลกั ษณะการถ่ายโอน
วงจรประกอบโจทย์ขอ้ ที่ 4

ก. ID=2.2 mA , VGS=-1.25 V
ข. ID=3.6 mA , VGS=-5.29 V
ค. ID=3.2 mA , VGS=2.45 V
ง. ID=4.4 mA , VGS=5.25 V
จ. ID=5.7 mA , VGS=6.71 V
5. จากวงจรกาหนดให้กระแสเดรน ID = 5 mA จงหาคา่ VGS

10 V

C1 1 RkWD C2 +
+ VO
V-i + +RSID -
R- G 4- 70 W

รูปท่ี 3 วงจรประกอบโจทย์ข้อที่ 5

นายเอกนริน พลาชวี ะ | วิทยาลยั เทคนคิ ฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 55

เอกสารประกอบการเรยี น วชิ า การวเิ คราะห์วงจรอิเล็กทรอนกิ ส์ (รหัสวชิ า 3105-1003)

ก. 0.58 V

ข. 1.76 V

ค. -2.35

ง. -4.54 V

จ. -6.71 V

6. ดพี ลีช่นั มอสเฟตไบอสั ดว้ ยแรงดัน VGS=0 V ข้อมูลใน Data Sheet กาหนดให้ IDSS=20 mA และ

VGS(off)=-5 V ค่ากระแส ID ตรงกบั ข้อใด ID=IDSS [1- VGVSG(oSff)]2
ก. 0 mA

ข. หาค่าไม่ได้

ค. 10 mA

ง. 20 mA

จ. IDSS

7. เอนฮานซเ์ มนตม์ อสเฟตตัวหน่งึ มคี ่าใน Data Sheet ดงั น้ี ID(on)=10 mA , VGS=-12 V

VGS(th)=-3 V จงคานวณหาค่ากระแสเดรนเม่อื VGS=-6 V
ID(on)
K= [VGS-VGS(th)]2

ก. 1.5 mA ID=K[VGS-VGS(th)]2

ข. 2.0 mA

ค. 3.0 mA

ง. 4.5 mA

จ. 5.1 mA

8. ดีพลีชั่นมอสเฟตตัวหนึ่งมีค่า IDSS = 8 mA และ VGS(off) = - 5 V เม่ือ VGS = - 4 V จงหาค่า ID มีค่า
เทา่ กับขอ้ ใด

ก. 0.11 mA

ข. 0.25 mA

ค. 0.29 mA

ง. 0.32 mA

จ. 0.46 mA

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนิคฉะเชิงเทรา

Characteristic And Analysis FET DC Bias Circuit 56

เอกสารประกอบการเรยี น วิชา การวิเคราะหว์ งจรอิเล็กทรอนิกส์ (รหัสวชิ า 3105-1003)

9. จากวงจรในรปู ที่ 4 กาหนดคา่ ดงั นี้ ID(on)=3 mA ที่ VGS=6 V และ VGS(th)=2 V
จงคานวณหาคา่ VGS

VDD = 12 V

10 RM1W 1 RkWD
4.7 RM2W

รูปที่ 4 วงจรไบอสั เอนฮานซ์เมนตม์ อสเฟตแบบแบ่งแรงดัน วงจรประกอบโจทย์ข้อที่ 9

ก. 2.25 V
ข. 3.84 V

ค. 4.91 V

ง. 5.28 V
จ. 6.51 V

10. จากวงจรในรปู ที่ 5 กาหนดค่าดงั น้ี VGS(th)=3 V จงคานวณหาคา่ กระแสเดรน (ID)

+ 12 V

C1 RG =10 MW RD = 2.2 kW

+5 V C2

Output

รปู ท่ี 5 วงจรไบอัสเอนฮานซเ์ มนตม์ อสเฟตแบบป้อนกลับที่เดรน วงจรประกอบโจทย์ข้อท่ี 10

ก. 3.18 mA
ข. 4.63 mA
ค. 5.84 mA
ง. 6.25 mA
จ. 7.32 mA

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนคิ ฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 57

เอกสารประกอบการเรยี น วิชา การวเิ คราะห์วงจรอเิ ลก็ ทรอนกิ ส์ (รหัสวชิ า 3105-1003)

บรรณานุกรม

เจน สงสมพันธุ์. เทคโนโลยีอเิ ลก็ ทรอนกิ ส์ 3 วงจรอเิ ลก็ ทรอนกิ ส์. ปทุมธานี : สถาบัน
อเิ ลก็ ทรอนิกส์ กรุงเทพรงั สติ . 2552.

นภทั ร วัจนเทพพินทร.์ อุปกรณ์อิเล็กทรอนกิ ส.์ สกายบุ๊กส์. 2538.
ทรงพล กาญจนชชู ัย. อปุ กรณ์สารกงึ่ ตวั นา. กรงุ เทพฯ : จุฬาลงกรณ์มหาวิทยาลัย. 2556.
ธนันต์ ศรีสกุล. พนื้ ฐานการออกแบบวงจรอิเลก็ ทรอนิกส์. กรงุ เทพฯ: วิตตี้ กรปุ๊ . 2552.
สุคนธ์ พุม่ ศรี. การวิเคราะหว์ งจรอิเล็กทรอนกิ ส.์ พิมพค์ รั้งท่ี 1. นนทบรุ ี: ศนู ย์ส่งเสริมอาชีวะ,
2558.
สายณั ต์ ช่ืนอารมณ์. วเิ คราะห์วงจรอิเลก็ ทรอนกิ ส.์ กรงุ เทพฯ:ศูนย์สง่ เสริมวิชาการ. 2552.
Albert Malvino and David J. Bates. Electronic Principles. Seventh Edition.New
York: McGraw-Hill. 2007.
Robert Boylestad and Louis Nashelsky. Electronic Devices And Circuit Theory,

Seventh Edition: New Jersey. Prentice Hall.

http://www.electronics-tutorials.ws/diode/diode_1.html

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนิคฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 58

เอกสารประกอบการเรยี น วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนกิ ส์ (รหสั วชิ า 3105-1003)

ใบงานท่ี 6.1 หน่วยท่ี 6

รหัสวชิ า 3105-1003 วิชา การวิเคราะห์วงจรอเิ ล็กทรอนิกส์ สอนคร้งั ที่ 1

ช่อื หน่วย คณุ สมบัตแิ ละการวเิ คราะห์การทางานของ เฟต คาบรวม 10
ทางด้านไฟฟ้ากระแสตรง

ชื่อเร่อื ง คณุ สมบัติของ เฟต ทางดา้ นไฟฟ้ากระแสตรง จานวนคาบ 3

จดุ ประสงค์เชิงพฤตกิ รรม

1. ตอ่ วงจรไบอัสเฟตเพ่อื ทดลองตามใบงานได้อย่างถูกต้อง

2. วดั อ่านค่า แรงดันและกระแสในวงจรตามทใ่ี บงานกาหนดไดอ้ ย่างถูกตอ้ ง

3. เขยี นกราฟคุณลกั ษณะสมบัติของเฟตได้อย่างถูกต้อง

จดุ ประสงค์เชงิ พฤตกิ รรม (จิตพิสัย) ท่ีมกี ารบูรณาการตามปรชั ญาของเศรษฐกิจพอเพียง

1. ความรับผิดชอบ

2. ความมวี นิ ยั

3. การตรงตอ่ เวลา

4. ความมีมนุษย์สมั พันธ์

5. ความรู้และทักษะวชิ าชีพ

6. ความสนใจใฝห่ าความรู้

7. การพ่ึงตัวเอง

8. มคี วามเพยี ร

9. รรู้ กั สามัคคี

10. การแก้ไขปญั หาเฉพาะหน้า

เครื่องมอื และอุปกรณ์

1. ดิจติ อลมัลตมิ เิ ตอร์หรือแอนะล็อกมัลตมิ ิเตอร์ 2 เครือ่ ง
2 เครื่อง
2. แหลง่ จ่ายไฟตรงแบบปรบั คา่ ได้ 0-30 V 3 A
1 ตวั
3 ตัวตานทานคาคงท่ี 1 M, 1 k, 4.7 k, 330, 560  1 ตวั
1 ชดุ
3.6 k, 5.6 k, 10 k อยางละ

4. เจเฟต เบอร์ BF245

5. แผงประกอบวงจรและสายตอวงจร

ลาดับขั้นตอนในการปฏิบัติใบงาน
1. ต่อวงจรทดลองตามรปู ที่ 6.1.1

นายเอกนรนิ พลาชีวะ | วทิ ยาลยั เทคนคิ ฉะเชิงเทรา

Characteristic And Analysis FET DC Bias Circuit 59

เอกสารประกอบการเรยี น วชิ า การวเิ คราะห์วงจรอิเล็กทรอนกิ ส์ (รหสั วชิ า 3105-1003)

RD 1 k

ID

RG1 M G D VDS + E2
- 0- 20 V
0- E51V - - BF245 S

+

รูปท่ี 6.1.1 แสดงการต่อวงจรขอ้ 1

2. ปรบั แหล่งจ่ายแรงดัน E1 และ E2 ให้ได้ค่า VGS ตามตารางท่ี 6.1.1 จากนั้นใช้มัลติมเิ ตอร์
วัดกระแส ID บนั ทกึ คา่ กระแส ID ลงในตารางท่ี 6.1.1

ตารางที่ 6.1.1 บนั ทึกผลการทดลองข้อ 2

E1(VG) 0 2 4 VDS (Voltage) โดยการปรบั E2
6 8 10 12 14 16 18 20 ID

-1.5 mA

-1 mA

-0.5 mA

0 mA

3. นาข้อมูลท่ีได้จากตารางที่ 6.1.1 มาเขียนกราฟลักษณะสมบัติของเฟตที่แสดงถึง
ความสัมพันธ์ของ ID, VDS ท่ี VG คา่ ต่างๆ ลงในรปู ท่ี 6.1.2

ID

3
2.5
2
1.5
1
0.5

2 4 6 8 10 1214 18 20 VDS

รูปที่ 6.1.2 กราฟแสดงคณุ ลักษณะของเจเฟต

นายเอกนริน พลาชีวะ | วทิ ยาลยั เทคนคิ ฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 60

เอกสารประกอบการเรียน วชิ า การวิเคราะหว์ งจรอิเล็กทรอนิกส์ (รหสั วชิ า 3105-1003)

4. ตอ่ วงจรทดลองตามรูปที่ 6.1.3

RD 4.7 k

BF245 VRD
G
D VDS + E2
- 12 V
1RMG  1RkSS VRS

รปู ที่ 6.1.3 แสดงการตอ่ วงจรขอ้ 4

5. เปลยี่ นค่า RS ตามตารางท่ี 6.1.2 โดยให้ RD คงที่ 4.7 k จากนน้ั บันทึกค่าของ VRS, ID, VDS,
VRD ลงในตารางที 6.1.2

ตารางที 6.1.2 บนั ทึกผลการทดลองข้อ 5 VRD (V)
RS () ID (mA) VRS (V) VDS (V)
0
330
560
1k
3.6 k
5.6 k
10 k

สรปุ ผลการทดลอง
............................................................................................................................. .......................................
............................................................................................ ........................................................................
............................................................................................................................. .......................................
................................................................................................................................................ ....................
............................................................................................................... .....................................................
............................................................................................................................. .................................

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนคิ ฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 61

เอกสารประกอบการเรยี น วชิ า การวเิ คราะหว์ งจรอิเล็กทรอนกิ ส์ (รหสั วชิ า 3105-1003)

คาถามการทดลอง
1. เปรยี บเทยี บการทางานของเฟต กับ ไบโพลา่ รท์ รานซสิ เตอร์

............................................................................................................................. .......................................
....................................................................................................................................................................
............................................................................................................................. .................................
............................................................................................................................. .......................................
.......................................................................................... ..........................................................................
............................................................................................................................. .................................
.................................................................................................................................................... ................
................................................................................................................... .................................................
............................................................................................................................. .................................

3. ยกตัวอย่างวงจรท่นี า JFET ไปใชง้ านจรงิ มา 1 วงจร ใหบ้ อกดว้ ยว่าวงจรดังกล่าวอยู่ใน
อปุ กรณ์อะไร JFET นั้นทางานอย่างไร

............................................................................................................................. .......................................
..................................................................................................................................................... ...............
.................................................................................................................... ................................................
............................................................................................................................. .......................................
....................................................................................................................................................................
............................................................................................................................. .......................................
............................................................................................................................. .......................................
....................................................................................................................................................................

นายเอกนริน พลาชวี ะ | วทิ ยาลยั เทคนคิ ฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 62

เอกสารประกอบการเรียน วิชา การวิเคราะห์วงจรอิเล็กทรอนิกส์ (รหสั วชิ า 3105-1003)

ช่ือเร่ือง ใบงานที่ 6.2 หนว่ ยที่ 6
รหสั วชิ า 3105-1003 วชิ า การวิเคราะหว์ งจรอเิ ล็กทรอนิกส์ สอนครัง้ ท่ี 2
ชื่อหน่วย คุณสมบัติและการวิเคราะห์การทางานของ เฟต
คาบรวม 10
ทางด้านไฟฟา้ กระแสตรง
คุณสมบตั ิของ เฟต ทางดา้ นไฟฟ้ากระแสตรง จานวนคาบ 3

จดุ ประสงค์เชงิ พฤติกรรม

1. ตอ่ วงจรไบอสั มอสเฟตเพ่ือทดลองตามใบงานได้อยา่ งถูกต้อง

2. วดั อ่านคา่ แรงดันและกระแสในวงจรตามท่ีใบงานกาหนดไดอ้ ย่างถูกต้อง

3. เขยี นกราฟคุณลกั ษณะของมอสเฟตไดอ้ ย่างถูกต้อง

จดุ ประสงค์เชิงพฤติกรรม (จิตพิสัย) ท่ีมีการบูรณาการตามปรัชญาของเศรษฐกจิ พอเพียง

1. ความรบั ผดิ ชอบ

2. ความมวี ินัย

3. การตรงต่อเวลา

4. ความมีมนุษย์สัมพันธ์

5. ความรูแ้ ละทักษะวชิ าชีพ

6. ความสนใจใฝ่หาความรู้

7. การพงึ่ ตวั เอง

8. มคี วามเพยี ร

9. ร้รู ักสามคั คี

10. การแก้ไขปัญหาเฉพาะหนา้

เคร่ืองมอื และอุปกรณ์

1. ดิจติ อลมลั ตมิ เิ ตอรห์ รือแอนะลอ็ กมัลติมิเตอร์ 2 เคร่ือง

2. แหล่งจา่ ยไฟตรงแบบปรบั คา่ ได้ 0-30 V 3 A 2 เครื่อง

3. ตัวตานทานคาคงท่ี 500 M, 1 k, 100  และ 500 อยางละ 1 ตวั

4. มอสเฟต เบอร์ IRFZ44N 1 ตวั

5. แผงประกอบวงจรและสายตอวงจร 1 ชุด

ลาดับข้ันตอนในการปฏบิ ัติใบงาน
1. ตอ่ วงจรทดลองตามรปู ท่ี 6.2.1

นายเอกนรนิ พลาชีวะ | วทิ ยาลยั เทคนคิ ฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 63

เอกสารประกอบการเรยี น วิชา การวเิ คราะห์วงจรอเิ ลก็ ทรอนิกส์ (รหัสวชิ า 3105-1003)

VDD = 5 V

100 
ID

A

G D IRMF1Z44N
S
VGS +
-

รปู ที่ 6.2.1 วงจรทดลองหาค่า Vth มอสเฟต
2. ปรับคา่ แรงดัน VGS ตามตารางท่ี 6.2.1 วดั คา่ ID และ VDS บนั ทึกผลการทดลองลงในตาราง
ตารางท่ี 6.2.1 ผลการทดลองปรบั ค่าแรงดนั VGS
VGS 0 0.4 0.8 1.2 1.6 2.0 2.4 2.8 3 V
VDS

ID
3. ต่อวงจรในรูปท่ี 6.2.2 ป้อนแรงดัน VGS และ VDS ตามทีก่ าหนดให้ในตารางที่ 6.2.2 เพอื่ วดั

หากระแสเดรน พร้อมทัง้ บนั ทกึ ผลการทดลองลงในตาราง

100 

IRFZG44N A

VGS+ D M1 V VDD+-
S
-

รปู ท่ี 6.2.2 วงจรทดลองหาคุณลักษณะของมอสเฟต 4V
ตารางที่ 6.2.2 บนั ทกึ ผลการทดลองตามข้อ 3 VGS = 0 V
VGS = 1 V
VDS 0 0.4 0.8 1.2 1.6 2.0 2.4 2.8 3.2 VGS = 2 V
ID(mA) VGS = 3 V
ID(mA)
ID(mA)
ID(mA)

นายเอกนรนิ พลาชวี ะ | วิทยาลยั เทคนิคฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 64

เอกสารประกอบการเรียน วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนกิ ส์ (รหัสวชิ า 3105-1003)

4. นาค่าท่ีได้จากการทดลองในตารางที่ 6.2.2 มาพร็อตกราฟในรปู ที่ 6.2.3 ความสมั พนั ธ์
ระหว่าง VDS กับ ID

ID

3

2.5

2

1.5

1

0.5

2 4 6 8 10 1214 18 20 VDS

รูปท่ี 6.2.3 กราฟแสดงคณุ ลักษณะของมอสเฟต

5. ตอ่ วงจรในรปู ท่ี 6.2.4 วัดกระแส ID และวดั แรงดัน VDS พร้อม บนั ทึกผลการทดลอง

VDD = 12 V

1RDk
ID
A

G D IRMF1Z44N
S
V4GVG +
-

รูปท่ี 6.2.4 วงจรไบอัสมอสเฟต

ID = ……………………... VDS =……………………..
6. ตอ่ วงจรในรูปท่ี 6.2.5 วดั กระแส ID วัดแรงดนั VGS และวดั แรงดนั VDS พร้อม บันทึกผล

การทดลอง

VDD = 12 V

1RDk
ID
A

G D IRMF1Z44N
S

รปู ท่ี 6.2.5 วงจรไบอสั มอสเฟต
VGS = VDS = …………………….. ID = ……………………...

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนิคฉะเชิงเทรา

Characteristic And Analysis FET DC Bias Circuit 65

เอกสารประกอบการเรยี น วชิ า การวเิ คราะห์วงจรอเิ ล็กทรอนกิ ส์ (รหสั วชิ า 3105-1003)

7. ต่อวงจรในรปู ท่ี 6.2.6 วัดกระแส ID วดั แรงดัน VGS และวัดแรงดัน VDS พร้อม บันทึกผลการทดลอง

VDD = 12 V

5R010 M 1RDk
ID
D
G M1
R2 S IRFZ44N

500 M 500 

รูปที่ 6.2.6 วงจรไบอัสมอสเฟต

VGS =…………………….. ID = ……………………... VDS =……………………..

สรุปผลการทดลอง
............................................................................................................................. .......................................
............................................................................................ ........................................................................
............................................................................................................................. .......................................
................................................................................................................................ ....................................
............................................................................................................... .....................................................
............................................................................................................................. .......................................

คาถามการทดลอง
1. กราฟคุณลักษณะของมอสเฟตบอกอะไรบ้าง และนาไปใช้ประโยชน์อย่างไร

............................................................................................................................. .......................................
....................................................................................................................................................................
............................................................................................................................. .......................................
............................................................................................................................. .......................................
....................................................................................................................................................................

2. แรงดัน Threshold voltage ของมอสเฟตมีค่าเทา่ ไร
............................................................................................................................. .......................................
............................................................................................ ........................................................................
............................................................................................................................. .......................................
................................................................................................................................................. ...................
............................................................................................................... .....................................................

นายเอกนริน พลาชวี ะ | วทิ ยาลยั เทคนคิ ฉะเชงิ เทรา

หนว่ ยท่ี 7 การวเิ คราะหก์ ารทางานและการออกแบบ
วงจรขยายสญั ญาณขนาดเล็กดว้ ยเฟต

(FET Small Signal Analysis And Design Circuit)

โดย
นายเอกนริน พลาชีวะ
แผนกวิชาช่างอิเล็กทรอนิกส์ วทิ ยาลยั เทคนิคฉะเชิงเทรา
สานักงานคณะกรรมการการอาชวี ศึกษา
กระทรวงศึกษาธกิ าร

FET Small Signal Analysis And Design Circuit 67

เอกสารประกอบการเรยี น วิชา การวเิ คราะหว์ งจรอเิ ล็กทรอนิกส์ (รหัสวิชา 3105-1003)

หน่วยท่ี 7

การวเิ คราะห์การทางานและการออกแบบ
วงจรขยายสัญญาณขนาดเลก็ ดว้ ยเฟต
(FET Small Signal Analysis And Design Circuit)

สาระสาคัญ

การวิเคราะห์วงจรขยายด้วยวงจรสมมูลของเจเฟตทางด้านไฟสลับ เพ่ือหาค่าพารามิเตอร์ท่ี
สาคัญคือ อินพุตอิมพีแดนซ์ (Zi) ค่าเอาท์พุตอิมพีแดนซ์ (Zo) และค่าอัตราการขยายทางด้านแรงดัน
(AV) ในการวเิ คราะห์วงจรขยายสัญญาณขนาดเล็กของมอสเฟต จะถูกแทนทด่ี ้วยวงจรสมมูลกระแสสลับ
โดยในวงจรสมมูลนี้จะประกอบด้วยตัวพารามิเตอร์ที่สาคัญคือ ทรานคอนดักแตนซ์ (gm) มีหน่วยเป็น
ซีเมนต์ (S) แรงดันท่ีใช้ควบคุม Vgs มีหน่วยเป็นโวลท์ (V) และความต้านทานเอาท์พุต (rd) มีหน่วยเป็น
โอห์ม และยงั จะต้องพิจารณาค่าพารามิเตอร์ตัวอื่น ๆ เช่น yos, gm0 เป็นต้น ซ่ึงเป็นค่าท่ีได้มาจาก Data
Sheet ของมอสเฟตแตล่ ะตวั

จุดประสงค์การเรยี นรู้

จุดประสงค์ทั่วไป
เพื่อใหม้ ีความรู้ ความเข้าใจเกีย่ วกบั แบบจาลองเจเฟต (FET-Model) วงจรขยายสัญญาณ
เฟตแบบคอมมอนเกต วงจรขยายสัญญาณเฟตแบบคอมมอนเดรน แบบจาลองมอสเฟต (mosfet-
Model) การวิเคราะห์วงจรขยายสัญญาณขนาดเล็กของดีพลีชั่นมอสเฟต การวิเคราะห์วงจรขยาย
สญั ญาณขนาดเล็กของเอนฮานซ์เมนต์มอสเฟต การออกแบบวงจรขยายสญั ญาณขนาดเล็กด้วยเฟต
จุดประสงคเ์ ชงิ พฤตกิ รรม
1. คานวณหาคา่ องค์ประกอบของการวิเคราะห์วงจรสมมูลเจเฟตได้อย่างถกู ต้อง
2. คานวณหาคา่ พารามิเตอรว์ งจรขยายสญั ญาณแบบคอมมอนเกตได้อย่างถูกต้อง
3. คานวณหาคา่ พารามิเตอรว์ งจรขยายสญั ญาณแบบคอมมอนเดรนได้อยา่ งถกู ต้อง
4. คานวณหาค่าพารามิเตอร์วงจรขยายสัญญาณขนาดเล็กของดีพลชี นั่ มอสเฟตได้อย่างถูกต้อง
5. คานวณหาค่าพารามิเตอรว์ งจรขยายสญั ญาณขนาดเล็กของเอนฮานซ์เมนตม์ อสเฟตได้อยา่ ง
ถกู ต้อง
6. คานวณหาค่าความตา้ นทานเพอ่ื ออกแบบวงจรวงจรขยายสญั ญาณขนาดเลก็ ด้วยเฟตได้
อยา่ งถูกต้อง

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนคิ ฉะเชิงเทรา

FET Small Signal Analysis And Design Circuit 68

เอกสารประกอบการเรียน วิชา การวเิ คราะห์วงจรอเิ ล็กทรอนิกส์ (รหัสวิชา 3105-1003)

หวั ขอ้ เน้อื หา

7.1 แบบจาลองเจเฟต (FET-Model)
7.2 วงจรขยายสัญญาณเฟตแบบคอมมอนเกต
7.3 วงจรขยายสัญญาณเฟตแบบคอมมอนเดรน
7.4 แบบจาลองมอสเฟต (mosfet-Model)
7.5 การวเิ คราะห์วงจรขยายสัญญาณขนาดเลก็ ของดีพลีชัน่ มอสเฟต
7.6 การวิเคราะห์วงจรขยายสญั ญาณขนาดเลก็ ของเอนฮานซ์เมนตม์ อสเฟต
7.7 การออกแบบวงจรขยายสัญญาณขนาดเล็กดว้ ยเฟต

นายเอกนริน พลาชวี ะ | วิทยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรยี น FET Small Signal Analysis And Design Circuit 69

วชิ า การวเิ คราะหว์ งจรอเิ ล็กทรอนกิ ส์ (รหสั วิชา 3105-1003)

แบบทดสอบกอ่ นเรยี น

หนว่ ยที่ 7 การวเิ คราะห์การทางาน และการออกแบบวงจรขยาย
สญั ญาณขนาดเลก็ ด้วยเฟต (FET Small Signal Analysis And Design Circuit)

คาชแ้ี จง
1. จงทาเครือ่ งหมายกากบาท (X) เลอื กคาตอบที่ถูกตอ้ งท่สี ุดเพียงข้อเดยี ว
2. แบบทดสอบมีจานวน 10 ขอ้ ใช้เวลาทาแบบทดสอบ 10 นาที
------------------------------------------------------------------------

ใชร้ ปู ที่ 1 ตอบคาถามข้อท่ี 1-2

VDD = 18 V

IDSS = 6 mA R1 R1D.8 kΩ VO
VP = -4 V 110 MΩ
Zn
Vi R2 RS
Zi 10 MΩ 150 Ω

รูปท่ี 1 ประกอบโจทย์ข้อที่ 1-2
1. จากรปู ท่ี 7 จงคานวณหาค่า gm0 มีคา่ ตรงกบั ข้อใด
ก. 3 mS
ข. 4 mS
ค. 5 mS
ง. 4.62 mS
จ. 5.62 mS

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนคิ ฉะเชงิ เทรา

เอกสารประกอบการเรียน FET Small Signal Analysis And Design Circuit 70

วชิ า การวิเคราะห์วงจรอเิ ล็กทรอนกิ ส์ (รหสั วิชา 3105-1003)

2. จากรปู ที่ 7 จงคานวณหาค่า Zi มคี า่ ตรงกบั ข้อใด
ก. 8 M
ข. 9 M
ค. 10 M
ง. 8.17 M
จ. 9.17 M
3. ขอ้ ใดคือค่า gm เมอื่ IDSS = 8 mA, VP = - 5 V และ VGSQ =V4P

ก. 2.4 mS
ข. 2.6 mS
ค. 2.8 mS
ง. 3.2 mS
จ. 3.8 mS
4. จากวงจรในรปู ท่ี 2 กาหนดให้ VGS = 0.5 V, ID = 6 mA จงคานวณหาคา่ อินพุตอิมพแี ดนซ์

VDD = 20 V

IDSS = 6 mA R1 2RDkW VO
VGA(off) = -3 V 100 MW C2
yOS = 20 mS
Vi C1 D ZO
G
Zi
S RS
R2 180 W
10 MW

รูปที่ 2 วงจรขยายสญั ญาณขนาดเล็กของดีพลีชัน่ มอสเฟต ประกอบโจทย์ข้อท่ี 4
ก. 8.11 M
ข. 9.09 M
ค. 10 M
ง. 11 M
จ. 12 M

นายเอกนรนิ พลาชีวะ | วทิ ยาลยั เทคนคิ ฉะเชิงเทรา

เอกสารประกอบการเรียน FET Small Signal Analysis And Design Circuit 71

วชิ า การวเิ คราะห์วงจรอเิ ล็กทรอนิกส์ (รหสั วชิ า 3105-1003)

5. จากรปู ท่ี 3 ขอ้ ใดคือคา่ อนิ พตุ อิมพีแดนซ์ (Zi)
12 V

C1 RD C2 VO
Vi 3.3 k ZO
GD
Zi
S
1R0GM 1R.1S k

รปู ที่ 3 วงจรประกอบโจทยข์ ้อท่ี 5

ก. 3 M

ข. 5 M

ค. 10 M

ง. 15 M

จ. 18 M

6. จากรูปท่ี 4 ข้อใดคือคา่ เอาทพ์ ุตอิมพีแดนซ์ (ZO)

IDSS = 9 mA 20 V

VP = - 4.5 V

rd = 40 k

C1 GD VO
Vi C2 ZO

Zi S
1R0GM 2R.2S k

รปู ที่ 4 วงจรประกอบโจทยข์ ้อที่ 6

ก. 326 
ข. 341 
ค. 353 
ง. 393 
จ. 412 

นายเอกนรนิ พลาชีวะ | วิทยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรยี น FET Small Signal Analysis And Design Circuit 72

วชิ า การวเิ คราะหว์ งจรอเิ ล็กทรอนิกส์ (รหสั วิชา 3105-1003)

7. จากวงจรในรูปท่ี 4 กาหนดคา่ ดังน้ี ID(on) = 3 mA ท่ี VGS = 6 V และ VGS(th) = 2 V จงคานวณหาค่า
VGS มคี ่าตรงกับขอ้ ใด

VDD = 12 V

R1 RD
10 M Ω 1 kΩ

R2
4.7 MΩ

รปู ท่ี 5 วงจรไบอัสเอนฮานซเ์ มนตม์ อสเฟตแบบแบ่งแรงดนั ประกอบโจทยข์ ้อท่ี 7

ก. 2.25 V

ข. 3.84 V

ค. 4.91 V

ง. 5.28 V

จ. 6.51 V

8. จากรปู ที่ 6 ขอ้ ใดคือค่าอัตราการขยายแรงดนั (AV)

IDSS = 8 mA 15 V

VP = - 2.8 V 3R.3D k
rd = 40 k
C1 S D C2 VO
Vi

Zi 1.5RSk G ZO

รปู ที่ 6 วงจรประกอบโจทยข์ ้อท่ี 8

ก. 5.66
ข. 5.71
ค. 6.02
ง. 6.73
จ. 7.41

นายเอกนรนิ พลาชีวะ | วทิ ยาลยั เทคนคิ ฉะเชงิ เทรา

เอกสารประกอบการเรียน FET Small Signal Analysis And Design Circuit 73

วชิ า การวเิ คราะห์วงจรอเิ ลก็ ทรอนิกส์ (รหสั วชิ า 3105-1003)

9. จากรูปท่ี 6 กาหนดให้ VGS = 4.66 V, IDQ = 3 mA, k = 0.4 x 10-3 A/V2 และมีสัญญาณท่ีใช้

Vi = 0.8 mV จงคานวณหาค่าแรงดนั เอาท์พุตมคี า่ เทา่ กับข้อใด

+ 18 V
IDSS = 6 mA

VGS(th) = 3 V

R1 RD rd = 40 k
40 M 3.3 k
C2 Output

C1 RS ZO
1.2 k
+5 V CE

Zi R2
10 M

รปู ที่ 7 วงจรประกอบโจทย์ขอ้ ที่ 9

ก. – 2.67 V
ข. – 2.99 V 40 K
ค. – 3.12 V
ง. – 3.51 V
จ. – 4.08 V

นายเอกนริน พลาชีวะ | วทิ ยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรียน FET Small Signal Analysis And Design Circuit 74

วชิ า การวเิ คราะห์วงจรอเิ ล็กทรอนิกส์ (รหสั วชิ า 3105-1003)

10. จากวงจรกาหนดให้ VGS = 6 V, ID = 3 mA, k = 0.3 x 10-3 A/V2 จงคานวณหาคา่ ของเอาท์พุต
อมิ พแี ดนซ์ (ZO) ขณะท่ีไมม่ ผี ลกระทบ rd ตรงกบั ข้อใด

ID(on) = 6 mA VDD = 15 V

VGS(on) = 8 V

VGS(th) = 3 V RD = 2.2 k
yOS = 10 mS
C2
RF =10 M
VO
C1

Vi

Zi ZO

รปู ท่ี 8 วงจรประกอบโจทยข์ ้อท่ี 10

ก. 2.2 k
ข. 19 k
ค. 22 k 
ง. 1 M
จ. 10 M

นายเอกนรนิ พลาชวี ะ | วิทยาลยั เทคนิคฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 75

เอกสารประกอบการเรยี น วิชา การวิเคราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหัสวิชา 3105-1003)

หน่วยท่ี 7

การวิเคราะหก์ ารทางานและการออกแบบ
วงจรขยายสัญญาณขนาดเล็กด้วยเฟต
(FET Small Signal Analysis And Design Circuit)

เน้ือหาสาระ
เจเฟตเป็นอุปกรณ์สารกึ่งตัวนาท่ีมีลักษณะการทางานเปรียบเสมือนแหล่งจ่ายกระแสท่ีถูก

ควบคุมด้วยแรงดัน โดยสัญญาณท่ีป้อนเข้าไประหว่างเกทและซอร์ส คือ Vgs จะได้กระแสออกมาเป็น
gmVgs โดยความต้านทานอินพุตของแหล่งจ่ายกระแสที่ถูกควบคุมมีค่าสูงมาก (ในอุดมคติเท่ากับอนันต์)
ดงั น้นั เราสามารถเขยี นวงจรสมมูลของเจเฟตได้ดงั รูป

D

G Output
Input

S

รูปที่ 7.1 N-Channel J-FET

G gmVgs + D
Input RGS - Id Id Output

S

รปู ที่ 7.2 วงจรสมมลู เฟตแบบนอร์ตนั

นายเอกนริน พลาชีวะ | วิทยาลัยเทคนิคฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 76

เอกสารประกอบการเรยี น วิชา การวเิ คราะห์วงจรอเิ ล็กทรอนกิ ส์ (รหสั วิชา 3105-1003)

D

+
idrd -
G Output

Input RGS rd

S

รปู ท่ี 7.3 วงจรสมมูลเฟตแบบเทวนิ นิ

จากรปู ท่ี 7.2 และรูปที่ 7.3 แสดงวงจรสมมูลของเจเฟตเป็นวิธีการพิจารณาจากภายนอกเข้าไป
ใช้หลกั การของทฤษฎีโครงขา่ ย 4 จดุ (4 Terminal Network) สามารถเขยี นได้ท้ังแบบนอร์ตัน และเทวิ
นนิ แต่นิยมเขียนแบบนอร์ตันส่วน RGS มีค่าสูงมากจึงถือว่า ไม่มีความต้านทานสามารถเขียนวงจรสมมูล
ไดด้ ังรปู ท่ี 7.4

gmVgs D
G+ rd Output

Input Vgs - Id S

รูปที่ 7.4 วงจรสมมูลเฟตแบบนอรต์ ัน

จากรูปที่ 7.4 ทางด้านอินพุตอิมพีแดนซ์ของเจเฟตเป็น Open Circuit ที่ขั้วเกตกับซอร์สและ
เอาท์พุตอิมพีแดนซ์จะมีค่าเท่ากับ rd เมื่อพิจารณาท่ีข้ัวเกตกับซอร์สจะเห็นแรงดันตกคร่อมระหว่างขั้ว
เกตกับซอร์สคือ VGS วงจรสมมูลเจเฟตนี้คือ วงจรคอมมอนซอร์ส (Common Source) วงจรนี้จะ
ควบคุมการขยายด้วยแรงดันท่ีขั้วเกตกับข้ัวซอร์ส ซ่ึงจะส่งผลไปควบคุมกระแสท่ีเดรนที่เอาท์พุตของ
วงจร ขนาดของกระแสจะถกู ควบคุมโดยสญั ญาณ VGS และคา่ พารามิเตอร์ gm ของเจเฟตทจี่ ะใช้ในวงจร

วธิ ีการเขยี นวงจรสมมูลเจเฟตของวงจรขยายเจเฟต
1. ลดั วงจรที่แหล่งไฟฟ้าไฟตรงลงกราวด์
2. ลัดวงจรตัวเกบ็ ประจุ

นายเอกนริน พลาชวี ะ | วทิ ยาลัยเทคนิคฉะเชิงเทรา

FET Small Signal Analysis And Design Circuit 77

เอกสารประกอบการเรียน วิชา การวเิ คราะห์วงจรอเิ ล็กทรอนกิ ส์ (รหสั วชิ า 3105-1003)

3. ปล่อยขาเกตลอยไว้และเปล่ียนรอยต่อขาเดรนกับขาซอร์สให้เป็นวงจรสมมูล
เฟตแบบนอร์ตันหรอื แบบเทวนิ ิน

7.1 คา่ พารามิเตอร์และความหมายพารามิเตอร์ของวงจรสมมูลเจเฟต

อนิ พุตอิมพีแดนซ์ (Zi) คือคา่ ความตา้ นทานทานทางดา้ นอนิ พตุ มีค่าสงู มากจงึ เปรียบเทยี บเปน็
Open Circuit

Zi = ∞  …7.1

สาหรบั J-FET จะมคี ่าประมาณ 1 Gx(1 x 109) และ MOSFET จะมีค่าประมาณ 1,000 T

(1x1015) เอาทพ์ ุตอมิ พีแดนซ์ (Zo) คอื คา่ ความต้านทานทางด้านเอาท์พุต จากค่าในคู่มือซึ่งจะปรากฏค่า

gos หรือ yos มีหน่วยเป็น µS โดยค่า yos เป็นค่าพารามิเตอร์เป็นองค์ประกอบของ Admittance
Equivalent Circuit ซบั สริป o บอกว่าเปน็ เอาทพ์ ตุ และซบั สรปิ s บอกวา่ เป็นขาซอรส์

Zo = rd= 1 = 1 …7.2
gos yos

rd = ∆VDS …7.3
∆ID

จากสมการท่ี 7.3 หาค่า rd ท่ี VGS เป็นคา่ คงท่ี

ค่าทรานส์คอนดักแตนซ์ (gm) คือค่าความนาในการส่งผ่านซึ่งหาได้จากอัตราการเปลี่ยนแปลง

กระแสเดรน (∆ID) ต่ออัตราการเปลี่ยนแปลงแรงดันท่ีเกตและซอร์ส (∆VGS) เป็นค่าท่ีใช้ในการ

คานวณหาคา่ อตั ราขยายแรงดัน (Voltage Gain) ดงั แสดงในสมการต่อไปนี้

หรือ อตั ราการเปลย่ี นแปลงกระแสเดรน
หรอื จะหาค่า gm ไดจ้ าก gm = อัตราการเปลี่ยนแปลงแรงดนั ที่เกตและซอรส์

gm = ∆ID …7.4
∆VGS …7.5

gm = 2IDSS | [1- VGS ]
|VGS(off)
VGS(off)

หรือจะหาค่า gm ไดจ้ าก

gm =gm0 [1- VGS ] …7.6

VGS(off)

แตห่ ากไม่ทราบค่า gm0 ก็สามารถหาคา่ gm ไดเ้ ชน่ กนั โดยใช้คา่ ของ IDSS และ VGS (off) = VP
ได้ดังสมการ

นายเอกนรนิ พลาชีวะ | วทิ ยาลยั เทคนิคฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 78

เอกสารประกอบการเรียน วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนกิ ส์ (รหัสวชิ า 3105-1003)

gm0= 2IDSS …7.7
|VGS(off)|

ซ่งึ ค่า VGS(off) อยูใ่ นเครอื่ งหมาย Absolute จงึ ไม่ตอ้ งใชเ้ ครื่องหมายในการคานวณทรานส์คอน
ดกั แตนซ์ (gm) มหี นว่ ยเปน็ Micro Siements (µS) หรือ Microamps / Volt (µA/V)

7.2 วงจรขยายสญั ญาณเจเฟตแบบ Fixed Bias
จากวงจรในรูปท่ี 7.5 แสดงวงจรขยายสัญญาณขนาดเล็กด้วยเจเฟตจัดรูปแบบการไบอัสแบบ

Fixed Bias การวเิ คราะห์วงจรขยายด้วยวงจรสมมูลของเจเฟตทางด้านไฟสลับ เพื่อหาค่าพารามิเตอร์ที่

สาคัญคือ อินพุตอิมพีแดนซ์ (Zi) ค่าเอาท์พุตอิมพีแดนซ์ (Zo) และค่าอัตราการขยายทางด้านแรงดัน
(AV)

VDD

D RD Vo
G C2

Vi C1

Zi RG S ZO

-
+ VGG

รูปที่ 7.5 วงจร Fixed Bias

จากวงจรในรปู ที่ 7.5 สามารถเขียนวงจรสมมลู เจเฟตไดด้ ังในรปู ที่ 7.6

D

G
+

Vi Zi RG Vgs - Id Id RD ZO Vo

S

รปู ท่ี 7.6 วงจรสมมูลเจเฟตของวงจร Fixed Bias

นายเอกนรนิ พลาชีวะ | วิทยาลยั เทคนคิ ฉะเชิงเทรา

FET Small Signal Analysis And Design Circuit 79

เอกสารประกอบการเรยี น วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนกิ ส์ (รหัสวิชา 3105-1003)

7.2.1 คา่ อนิ พุตอิมพีแดนซ์ (Zi)
จากวงจรสมมลู เจเฟตของวงจร Fixed Bias ในรปู ที่ 7.6 จะเหน็ วา่ เป็นค่าความ

ตา้ นทาน RG ดังนัน้
Zi=RG …7.8

7.2.2 คา่ เอาท์พตุ อมิ พแี ดนซ์ (ZO)
ปรับค่า Vi=0 V จะทาให้ Vgs=0V ด้วย ซึ่งจะทาให้ค่า gmVgs=0 mA จะทาให้กระแส

เดรน ไมม่ ี ดังนน้ั จะหาค่าเอาทพ์ ุตอิมพแี ดนซ์ไดด้ งั น้ี

D

gmVgs = 0 mA rd RD ZO

S

รูปที่ 7.7 วงจรสาหรบั วเิ คราะหค์ า่ เอาท์พุตอิมพแี ดนซ์ (ZO)

Zo=RD//rd …7.9

แตค่ ่าของ rd จะมีค่ามากกวา่ RD มากๆ (10 : 1) จงึ หาค่าเอาทพ์ ุตอิมพแี ดนซ์
โดยประมาณไดด้ งั นี้

Zo≅RD
7.2.3 ค่าอตั ราการขยายแรงดัน (AV)

จากรูปที่ 7.6 สามารถเขียนสมการ (ZO)ได้ดงั น้ี

แต่ Vo = -gmVgs(rd//RD)
ทาให้ได้ว่า Vgs= Vi

Vo= -gmVi(rd//RD)
ดังนนั้ จากสมการการหาค่าอตั ราการขยายแรงดนั
Vo
AV= Vi

จะไดว้ า่

AV= -gmVi(rd//RD ) …7.11
Vi

AV=-gm(rd//RD)

นายเอกนริน พลาชีวะ | วทิ ยาลยั เทคนิคฉะเชิงเทรา

FET Small Signal Analysis And Design Circuit 80

เอกสารประกอบการเรียน วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหสั วิชา 3105-1003)

และถ้า rd≥10RD จะไดว้ า่

AV=-gmRD …7.12

เครอ่ื งหมายลบที่ได้จากสตู ร AV บอกให้ทราบวา่ สญั ญาณอนิ พุตและเอาท์พุตมเี ฟสตรงกันขา้ มกนั 180

ตวั อยา่ งที่ 7.1 จากวงจรในรูปที่ 7.8 กาหนดให้ VGSQ=-4 V และ IDQ=5.5 mA โดยIDSS=20 mA และ

VP=-6 V มคี ่า yos=20 µS จงคานวณหาคา่ ต่างๆ ดังต่อไปนี้
(1) gm
(2) rd
(3) Zi
(4) Zo
(5) AV

30 V

IDSS = 20 mA RD Vo
D 4 kΩ +

C2

Vi C1 G

+

Zi 1RMG Ω S ZO

- 2V
+

วิธีทา (1) หาค่า gm 2IDSS
|VP|
gm0=

2(20 mA)
gm0= 6 V
gm0=6.6 mS
gm=gm0 m(1S-(V1VG-SPQ--64)VV)

gm=6.6

gm=9.9 mA ตอบ

นายเอกนริน พลาชวี ะ | วิทยาลัยเทคนคิ ฉะเชิงเทรา

FET Small Signal Analysis And Design Circuit 81

เอกสารประกอบการเรยี น วิชา การวเิ คราะห์วงจรอเิ ล็กทรอนกิ ส์ (รหัสวิชา 3105-1003)

(2) หาค่า rd rd= 1
rd= yos1
(3) หาค่า Zi 20 µS
(4) หาคา่ Zo rd=50 kΩ ตอบ
(5) หาค่า AV ตอบ
Zi=RG ตอบ
Zi=1 MΩ ตอบ

Zo=RD//rd
Zo=4 kΩ//50 kΩ
Zo=3.70 kΩ

AV=-gm(rd//RD)
AV=-(9.9 mA)(50 kΩ//4 kΩ)
AV=-36.63

7.3 วงจรขยายสญั ญาณเจเฟตแบบ Self Bias กรณีมตี ัวเก็บประจุ C3 บายพาสท่ี RS
จากวงจร Fixed Bias ดงั แสดงในรูปที่ 7.5 จะมแี หล่งจ่ายไฟอยู่ 2 แหล่งจา่ ย แตใ่ นวงจร Self

Bias จะใช้แหลง่ จ่ายไฟเพียงแหล่งเดียวดังแสดงในรูปท่ี 7.9

VDD

RD

D C2 Vo
G ZO
Vi C1
Zi S

RG
RS C3

รูปท่ี 7.9 วงจร Self Bias กรณีมตี วั เกบ็ ประจุ C3 ตอ่ บายพาสท่ี RS

นายเอกนริน พลาชีวะ | วิทยาลยั เทคนิคฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 82

เอกสารประกอบการเรยี น วิชา การวิเคราะห์วงจรอเิ ลก็ ทรอนิกส์ (รหัสวิชา 3105-1003)

จากวงจรในรปู ที่ 7.9 วงจร Self Bias กรณมี ีตัวเก็บประจุ C3 ต่อบายพาสท่ี RS ดังน้ันสามารถเขยี นวงจร
สมมูลเจเฟตได้ดงั ในรูปท่ี 7.10

D +
RD ZO Vo
G +
- Id
Vi Zi + gmVgs rd
Vgs
RG

S

รปู ท่ี 7.10 วงจรสมมูลเจเฟตของวงจร Self Bias

วงจรสมมูลเจเฟตของวงจร Self Bias ในรปู ที่ 7.10 สามารถหาคา่ พารามเิ ตอรต์ า่ งๆ ไดด้ ังนี้

7.3.1 คา่ อินพตุ อิมพีแดนซ์ (Zi)

จากวงจรสมมูลเจเฟตของวงจร Self Bias ในรูปท่ี 7.10 จะเห็นว่าเป็นค่าความ

ตา้ นทาน RG ดังน้ัน

7.3.2 ค่าเอาท์พุตอมิ พแี ดนซ์ (ZO) Zi=RG …7.13

และถา้ rd≥10RD จะไดว้ า่ Zo=RD//rd …7.14

7.3.3 ค่าอตั ราการขยายแรงดัน (AV) Zo≅RD …7.15

AV=-gm(rd//RD) …7.16

และถา้ rd≥10RD จะไดว้ ่า

AV=-gmRD …7.17

เคร่ืองหมายลบทีไ่ ด้จากสูตร AV บอกให้ทราบว่าสัญญาณอนิ พุตและเอาท์พตุ มเี ฟสตรงกันข้ามกนั 180

นายเอกนรนิ พลาชวี ะ | วทิ ยาลัยเทคนคิ ฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 83

เอกสารประกอบการเรยี น วิชา การวิเคราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหสั วิชา 3105-1003)

7.4 วงจรขยายสญั ญาณเจเฟตแบบ Self Bias กรณีปลดตัวเกบ็ ประจุ C3 บายพาสท่ี RS ออก
ถา้ ปลด C3 ในวงจรท่ี 7.9 ออกสามารถเขยี นวงจรสมมลู เจเฟตได้ดังรูปท่ี 7.11

G+ + D Id IO + Vo
gmVgs
Vi Vgs - S
RD ZO

Zi RG RS

IO

รูปท่ี 7.11 วงจรสมมูลเจเฟตของวงจร Self Bias กรณีปลดตวั เกบ็ ประจุ C3 บายพาสที่ RS ออก

วงจรสมมูลเจเฟตของวงจร Self Bias กรณีปลดตวั เก็บประจุ C3 บายพาสท่ี RS ออกดงั แสดงใน

รูปที่ 7.11 สามารถหาคา่ พารามเิ ตอร์ต่าง ๆ ได้ดังน้ี

7.4.1 คา่ อินพตุ อิมพีแดนซ์ (Zi)

จากวงจรสมมูลเจเฟต ในรูปท่ี 7.11 จะเห็นว่าค่าอินพุตอิมพีแดนซ์ (Zi) เป็นค่าความ

ต้านทาน RG ดังน้นั

Zi=RG …7.18

7.4.2 คา่ เอาต์พุตอมิ พีแดนซ์ (ZO)

ZO= Vo Vi=0 V
Io

จากวงจรสมมูลเจเฟตในรปู ท่ี 7.11 ปรบั ให้ Vi=0 V เป็นผลใหแ้ รงดันตกคร่อม RG มี
ค่าเทา่ กบั 0 V ประยุกต์ใช้กฎ Kirchhoff’s current จะไดว้ ่า

Io+ID=gmVgs
และ

ดังนน้ั แทนสมการจะไดว้ ่า Vgs=-(Io+ID)RS

Io+ID=-gm(Io+ID)RS

Io+ID=-gmIoRS-gmIDRS

Io+gmIoRS=-gmIDRS-ID

Io[1+gmRS]=-ID[1+gmRS]

นายเอกนรนิ พลาชีวะ | วิทยาลัยเทคนิคฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 84

เอกสารประกอบการเรยี น วิชา การวิเคราะห์วงจรอเิ ลก็ ทรอนิกส์ (รหัสวชิ า 3105-1003)

เนอื่ งจาก Io=-ID

Vo=- IDRD
RVDo==IoVIoRoD

Zo =RD= Vo rd=∞  …7.19
Io ค8

ถา้ เพ่ิมผลของ rd เขา้ มาในวงจรสมมลู เจเฟตของวงจร Self Bias ปลดตัวเก็บประจุ C3

บายพาสท่ี RS ออก ดังแสดงรูปที่ 7.12

D + Vo
ZO
Vi G + gmVgs Id IO
Zi + - RD
Vgs S
RG
RS

IO + ID IO

รูปท่ี 7.12 วงจรสมมลู เจเฟตของวงจร Self Bias

กรณปี ลดตัวเก็บประจุ C3 บายพาสท่ี RS ออกและเพมิ่ ผลของ rd เขา้ มา

จาก

Zo = Vo Vi= 0
Io

Zo=- IDRD
Io
ประยกุ ต์ใช้กฎ Kirchhoff’s Current Law ดูค่ากระแส Io ในเทอมของ ID จะได้ว่า

Io=gmVgs+Ird-ID
แต่ Vrd=Vo+Vgs
และ

Io=gm Vgs + Vo+Vgs -ID
rd

นายเอกนริน พลาชวี ะ | วทิ ยาลัยเทคนิคฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 85

เอกสารประกอบการเรียน วิชา การวิเคราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหัสวิชา 3105-1003)

Io= (gm + 1) Vgs- IDRD -ID ; Vo=-IDRD
rd
และเม่ือ rd
ดังน้ันจะได้ Io ดังนี้
Vgs=-(ID+Io)RS

Io=- (gm+ r1d) (ID+Io)RS- IDRD -ID
rd

Io [1+gm RS + RrdS] =-ID [1+gmRS+ RS + RrdD]
rd

-ID [1+gmRS+ RS + RrdD]
rd
Io= RS
1+gm RS+ rd

และ Zo= Vo = -ID -IDRD RrdD]
ดงั นัน้ จะได้ Zo ดังน้ี Io [11++ggmmRRS+S+RrdRrSdS+

Zo= [1+gmRS+ RrdS] RD …7.20
+ RrdD] ค8
[1+gm RS+ RS
rd
สาหรบั rd≥10RD ;
RrdS) RD
(1+gm RS + ≫ rd

และ RS RD RS
rd rd rd
1+gmRS + + ≅1+gmRS+

ดงั นัน้ จะไดว้ า่

Zo ≅ RD …7.21

นายเอกนรนิ พลาชวี ะ | วิทยาลัยเทคนคิ ฉะคเช8งิ เทรา

FET Small Signal Analysis And Design Circuit 86

เอกสารประกอบการเรยี น วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนิกส์ (รหัสวชิ า 3105-1003)

7.4.3 คา่ อตั ราการขยายแรงดัน (AV)
จากวงจรสมมลู เจเฟต ในรปู ท่ี 7.12 ประยุกตใ์ ช้กฎ Kirchhoff’s Voltage Law จะได้

Vi-Vgs-VRs= 0
Vgs= Vi-IDRS

หาแรงดนั ตกครอ่ ม rd ใช้กฎ Kirchhoff’s Voltage Law จะไดว้ า่

Vrd =Vo-VRS

และ Vrd Vo-VRS
rd rd
I'= =

จากกฎ Kirchhoff’s Current Law จะไดว้ ่า
Vo-VRS
ID=gm Vgs+ rd

แทนค่า Vgs ดว้ ย Vi-IDRS และแทนคา่ Vo และ VRSจะไดว้ ่า
(-IDRD)-
ID=gm[Vi - ID RS]+ rd (IDRS)

ID [1+gmRS+ RD+RS ] =gmVi
rd

ID= gmViRD+RS
rd
1+gmRS+

ดังนน้ั แรงดนั เอาท์พตุ จะไดว้ ่า gmViRD

Vo=-IDRD=- 1+gmRS + RD+RS
rd
ดังนนั้ AV หาไดด้ ังนี้
==VV1oi+gmgRmSR+DRDr+dRS
AV …7.22
AV ค8

และถา้ rd≥10(RD+RS);
เครอ่ื งหมายลบที่ไดจ้ ากสตู ร AV บอกให้ทราบวา่ สAัญVญ=าVณVoiอ≅ินพ-ุต1แg+ลmgะmRเอDRาSท์พุตมีเฟสตรงกนั ข้ามกนั …ค1878.203

นายเอกนรนิ พลาชีวะ | วิทยาลัยเทคนคิ ฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 87

เอกสารประกอบการเรียน วิชา การวิเคราะห์วงจรอเิ ล็กทรอนิกส์ (รหัสวชิ า 3105-1003)

ตัวอย่างที่ 7.2 จากวงจรในรูปที่ 7.13 กาหนดให้ VGSQ=-2 V, IDQ=3 mA และมี IDSS=10 mA และ

VP=-4 V มคี า่ gos=40 µS จงคานวณหาค่าต่าง ๆ ดงั ตอ่ ไปน้ี
(1) gm
(2) rd
(3) Zi
(4) Zo โดยคิดคา่ rd และไม่คิดค่า rd
(5) AV โดยคดิ คา่ rd และไม่คิดค่า rd

20 V

IDSS = 10 mA 2R.D2 kΩ

Vi C1 C2 Vo
+ GD +
Zi ZO
RG S
1 MΩ 1RSMΩ

รูปท่ี 7.13 วงจร Self Bias กรณีปลดตวั เก็บประจุ C3 บายพาสที่ RS ออก

วธิ ที า (1) หาค่า gm 2IDSS
|VP|
gm0=

2(10 mA)
gm0= |-4V|

gm0= 5 mS

gm= gm0 (1- VVGSPQ)

gm=(5 mS) (1- -2 VV)
-4

gm= 2.50 mS ตอบ

นายเอกนรนิ พลาชีวะ | วทิ ยาลัยเทคนคิ ฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 88

เอกสารประกอบการเรียน วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนิกส์ (รหัสวชิ า 3105-1003)

(2) หาคา่ rd 1
yos1
rd = 40 µS
rd =

rd=25 k  ตอบ

(3) หาคา่ Zi

Zi=RG ตอบ
Zi=1 M 

(4) หาคา่ Zo โดยคดิ ค่า rd

( rd=25 k) > (10RD=22 k)
ดังนนั้ Zo=RD

Zo=2.2 k ตอบ

หาคา่ Zo โดยไมค่ ิดคา่ rd (rd=∞ )

Zo=RD ตอบ
Zo=2.2 k

(5) หาค่า AV โดยคิดค่า rd -gmRD

AV= 1+gm RS + RD+RS
rd

AV=- (2.5 mS)(2.2 k)

1+(2.5 mS)(1 k)+ (2.2 k)+(1 k)
25 k

AV=-8.12 ตอบ

หาคา่ AV โดยไมค่ ดิ คา่ rd

AV=- gmRD k)
AV=- 1(+2g.m5RmS S)(2.2 k )

1+(2.5 mS)(1

AV=-8 ตอบ

นายเอกนรนิ พลาชีวะ | วทิ ยาลัยเทคนคิ ฉะเชิงเทรา

FET Small Signal Analysis And Design Circuit 89

เอกสารประกอบการเรียน วิชา การวเิ คราะห์วงจรอเิ ลก็ ทรอนกิ ส์ (รหสั วชิ า 3105-1003)

7.5 วงจรขยายสัญญาณเจเฟตแบบ Voltage Divider
เปน็ วงจรท่นี ิยมใชง้ านมากในด้านวงจรขยายสญั ญาณทางด้านสญั ญาณเสยี ง วงจรขยายแบบน้ี

เป็นวงจรที่มีเสถียรภาพในการขยายคงทภ่ี ายใต้สภาวะการเปลย่ี นแปลงอุณหภูมแิ ละสิ่งแวดลอ้ มดงั แสดง
ในรปู ที่ 7.14

VDD

R1 RD Vo
GD C2 +
ZO
Vi C1 S
R2 RS C3
+ Zi
-

รูปท่ี 7.14 วงจร Voltage Divider
จากรูปที่ 7.14 การเขียนวงจรสมมูลของเจเฟตจะแสดงในรปู ท่ี 7.15

Vi R1 G + R1 Id Vo
Zi Vgs - gmVgs RS ZO
R2 Id

รปู ท่ี 7.15 แสดงวงจรสมมลู ของเจเฟตแบบ Voltage Divider

7.5.1 ค่าอนิ พุตอิมพีแดนซ์ (Zi)

7.5.2 คา่ เอาท์พุตอมิ พแี ดนซ์ (Zo) Zi=R1//R2 …7.24

ภ
เมื่อกาหนดให้ Vi=0 V จะทาให้ Vgs และ gmVgs มคี ่าเป็น 0 V ดงั น้ันจะทาให้ได้ Zo ดงั นี้

สาหรบั rd≥10RD; Zo=rd//RD …7.25
Zo≅RD …7.26

นายเอกนริน พลาชวี ะ | วทิ ยาลยั เทคนิคฉะเชิงเทรา

FET Small Signal Analysis And Design Circuit 90

เอกสารประกอบการเรยี น วิชา การวเิ คราะหว์ งจรอเิ ล็กทรอนกิ ส์ (รหสั วิชา 3105-1003)

7.5.3 คา่ อัตราการขยายแรงดัน (AV)
จากรูปที่ 7.15 แสดงวงจรสมมลู ของเจเฟตแบบ Voltage Divider

Vgs=Vi
และ

ดงั นัน้ จะไดว้ า่ Vo=-gmVgs(rd//RD)

AV= Vo = -gmVgs(rd//RD )
AV= VVoi Vgs
Vi

AV = Vo =-g (rd//RD ) …7.27
Vi …7.28
สาหรบั rd≥10RD; m

AV = Vo =-g RD
Vi
m

7.6 วงจรขยายสัญญาณเจเฟตแบบคอมมอนเกต
วงจรขยายแบบคอมมอนเกตเมื่อพิจารณาแล้วจะเหมือนกับการใหไ้ บอัสทรานซสิ เตอร์แบบคอม

มอนเบสดังแสดงในรูปท่ี 7.16

Vi + C1 C2 Vo

Zi RS RD ZO
+
- VDD

รูปท่ี 7.16 วงจรขยายแบบคอมมอนเกต

จากวงจรที่ 7.16 สามารถเขียนเป็นวงจรสมมูลได้ดังรปู ท่ี 7.17

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนคิ ฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 91

เอกสารประกอบการเรยี น วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหัสวชิ า 3105-1003)

rd

C1 a S- + D b C2
Vi + gmVgs RD ZO
+ Vo
Zi
RS

Z’i Z’O

+G

รปู ที่ 7.17 วงจรสมมลู ของวงจรขยายแบบคอมมอนเกต

7.6.1 ค่าอนิ พุตอิมพีแดนซ์ (Zi)
จากวงจรในรูปท่ี 7.16 เมื่อพิจารณาวงจรหาค่า Zi จะเห็นว่ามีค่าเท่ากับ RS ขนานกับ

Zi' จะได้เท่ากับ Zi=RS//Z'i จงึ เขยี นรูปวงจรใหมเ่ พ่อื การพจิ ารณาการหาคา่ Zi' ดังแสดงในรปู ท่ี 7.18

+ - I’
I’

Vgs - gmVgs Ird Vrd
+ rd
V’ Zi

RD VRD
I’

รปู ท่ี 7.18 วงจรสมมลู ของวงจรขยายแบบคอมมอนเกตเพ่ือการพจิ ารณาการหาคา่ Zi'

จากรูปท่ี 7.18 V'=-Vgs จากกฎของ Kirchoff ’s Voltage Law จะได้ว่า

แทนค่า VRD ดว้ ย I'RD V' -Vrd-VRD=0
Vrd= V'-VRD

Vrd= V'-I'RD
จากกฎของ Kirchoff ’s Current Law ท่ีจดุ a จะไดว้ า่

I'+gmVgs=Ird

I' =Ird -gm Vgs

I'= Vrd -gmVgs
rd

นายเอกนรนิ พลาชวี ะ | วทิ ยาลัยเทคนคิ ฉะเชิงเทรา

FET Small Signal Analysis And Design Circuit 92

เอกสารประกอบการเรียน วิชา การวิเคราะห์วงจรอเิ ลก็ ทรอนกิ ส์ (รหัสวิชา 3105-1003)

I'= V'-I'RD -gm Vgs
rd
หรือสามารถเขยี นสมการไดด้ ังน้ี

I' [1I+'+RrId'DrRd]DI'===VrVrV'dd''[-+gIgm'rRmd+DVr-1'dg]m(-V')
และ
RD
Zi' V' 1+ rd
I'
= = gm+ 1 …7.29
rd …7.30

หรือ Zi = V' = rd+RD
และสามารถหาคา่ Zi ได้ดงั นี้ VI' 1+gmrd

Zi=RS//Z'i

Zi=RS// [ rd+RD ] …7.31

1+gmrd

ถ้า rd≥10RD จากสมการที่ 7.28 จะไดZ้คา่i'=ป[ร[ะg1mม+า+ณRrrdD1dด]]ังน≅ี้ RDg1/mrd≪1 และ 1/rd≪gm
ดงั นน้ั

Zi =RS // 1 …7.32
gm

นายเอกนรนิ พลาชีวะ | วิทยาลัยเทคนคิ ฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 93

เอกสารประกอบการเรยี น วิชา การวเิ คราะห์วงจรอเิ ล็กทรอนิกส์ (รหสั วชิ า 3105-1003)

7.6.2 ค่าเอาท์พุตอิมพีแดนซ์ (Zo)

แทนค่า Vi=0 V ทาให้ RS เป็นลัดวงจรจะทาให้ค่า Vgs เปน็ ศนู ยโ์ วลต์ซง่ึ จะเปน็ ผลให้gmVgs=0

และจะทาให้ rd//RD ดังนน้ั จะได้ว่า

Zo=RD//rd …7.33

สาหรบั กรณที ่ี ถ้า rd≥10RD

จะได้

Zo=RD …7.34
7.6.3 คา่ อตั ราการขยายแรงดัน (AV)

จากวงจรในรปู ที่ 7.16 Vi=-Vgs

และ Vo ≅ IDRD

หาคา่ แรงดันตกคร่อม rd

Vrd =Vo -Vi
และ
Vo-Vi
Ird = rd

จากกฎของ Kirchoff ’s Current Law ทจ่ี ุด b จะได้วา่

Ird +ID +gm Vgs =0
และ

ID =-Ird -gm Vgs

ID=- [Vord-Vi] -gm[-Vi]

ID= -Vo+Vi +gmVi
rd

ID= Vi-Vo +gmVi
rd
ดงั นนั้

Vo=IDRD= [Vir-dVo +gmVi] RD

Vo=IDRD= [rVdi - Vo +gm Vi ] RD
rd

นายเอกนรนิ พลาชีวะ | วิทยาลัยเทคนคิ ฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 94

เอกสารประกอบการเรยี น วิชา การวิเคราะห์วงจรอเิ ล็กทรอนกิ ส์ (รหัสวชิ า 3105-1003)

Vo= ViRD - VoRD +gm Vi RD
rd rd

Vo+ VoRD = ViRD +gmViRD
rd rd

Vo [1+ RD ] ==V[iRr[[dD1Rr+d+Dg+RrmdDgRm]DR]D ]
rd

Vo
Vi

AV = Vo = [RrdD +gmRD] …7.35
Vi [1+ RrdD]

สาหรับกรณที ่ี ถา้ rd≥10RD ในสมการที่ 7.34 จะไม่นาค่า RD⁄rd มาคดิ คานวณจะได้

สมการดังน้ี

AV≅gmRD
ค่า AV เป็นบวกแสดงวา่ แรงดนั Vo และ Vi มีเฟสเหมือนกนั (In Phase)

ตวั อย่างท่ี 7.3 จากวงจรในรปู ท่ี 7.19 ถ้า VGSQ=-1.2 V และ IDQ= 6mA จงคานวณหาคา่ ต่าง ๆ ดังนี้
(1) gm
(2) rd

(3) หาคา่ Zi ในสภาวะท่คี ิดและไมค่ ิดคา่ rd

(4) หาคา่ Zo ในสภาวะท่ีคดิ และไม่คดิ คา่ rd

(5) หาคา่ Vo ในสภาวะท่ีคดิ และไมค่ ิดคา่ rd

นายเอกนรนิ พลาชวี ะ | วิทยาลยั เทคนิคฉะเชิงเทรา

FET Small Signal Analysis And Design Circuit 95

เอกสารประกอบการเรียน วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนิกส์ (รหสั วชิ า 3105-1003)

12 V

3R.D6 kΩ

C2 Vo
D 10 µF
G
C1 S IDSS = 10 mA
1R.1S kΩ VP = -2 V
10 µF
+
Vi = 40 mV

-

รปู ท่ี 7.19 วงจรขยายสัญญาณเจเฟตแบบคอมมอนเกต

วธิ ที า (1) หาค่า gm gm0g=m02=(|1-2|52VIDVmPS||SA)

(2) หาค่า rd gm0=15 mS (VVG1SP-Q-)1-2.2VV)
(3) หาค่า Zi ในสภาวะท่คี ดิ และไมค่ ิดคา่ rd gm=gm0 (1-

Zi ในสภาวะที่คดิ rd gm=(15 mS)

gm=25 mS ตอบ
ตอบ
rd= 1
rd= gos1
50 µS
rd=20 k

Zi=RS// [1r+d+gmRDrd]

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนิคฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 96

เอกสารประกอบการเรยี น วิชา การวิเคราะห์วงจรอเิ ล็กทรอนิกส์ (รหัสวิชา 3105-1003)

Zi=1.1 k// [12+0(2k5m+S)3(2.60kk)] ตอบ
Zi=1.1 k// [235.601k] ตอบ
Zi=1.1 k//47.1 k

Zi=1.07 k

Zi ในสภาวะทีไ่ ม่คดิ rd 1

Zi=RS// gm 25 1
Zi=1.1 k// mS

Zi=1.1 k//40 k
Zi=1.07 k

(4) หาคา่ Zo ในสภาวะที่คดิ และไมค่ ดิ ค่า rd
Zo ในสภาวะทคี่ ดิ rd

Zo=RD//rd ตอบ
Zo=3.6 k//20 k ตอบ
Zo=3.05 k

Zo ในสภาวะที่ไม่คดิ rd

Zo=RD
Zo=3.6 k

(5) หาค่า Vo ในสภาวะทีค่ ิดและไมค่ ดิ คา่ rd

Vo ในสภาวะทค่ี ดิ rd [RrdD +gmRD]
[1+ RrdD]
AV= Vo =
Vi

AV= Vo = [32.06 k +(25 mS)(3.6 k)]
Vi k
3.6 kk]
[1+ 20

นายเอกนรนิ พลาชวี ะ | วิทยาลยั เทคนคิ ฉะเชงิ เทรา

FET Small Signal Analysis And Design Circuit 97

เอกสารประกอบการเรียน วิชา การวเิ คราะหว์ งจรอเิ ล็กทรอนิกส์ (รหัสวิชา 3105-1003)

Vo ในสภาวะทไ่ี ม่คดิ rd AV= Vo = [0.18+90]
และ Vi [1+0.18]

AV= Vo =76.42
Vi
Vo=AVVi

Vo= (76.42) (40 mV)

Vo=3.05 mV ตอบ

AV=gmRD ตอบ

AV=(25 mS) (3.6 k)

AV=90

Vo=AVVi
Vo=(90) (40 mV)
Vo=3.6 V

นายเอกนริน พลาชีวะ | วทิ ยาลัยเทคนิคฉะเชงิ เทรา