3105-1003 การวิเคราะห์วงจรอิเล็กทรอนิกส์

หน่วยที่ 6 คณุ สมบตั ิและการวิเคราะหก์ ารทางานของ
เฟตทางดา้ นไฟฟา้ กระแสตรง

(Characteristic And Analysis FET DC Bias Circuit)

โดย
นายเอกนริน พลาชีวะ
แผนกวิชาชา่ งอิเลก็ ทรอนิกส์ วทิ ยาลยั เทคนคิ ฉะเชงิ เทรา
สานกั งานคณะกรรมการการอาชวี ศกึ ษา
กระทรวงศกึ ษาธกิ าร

Characteristic And Analysis FET DC Bias Circuit 2

เอกสารประกอบการเรียน วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนกิ ส์ (รหสั วชิ า 3105-1003)

หนว่ ยท่ี 6

คุณสมบัตแิ ละการวเิ คราะหก์ ารทางานของ
เฟตทางด้านไฟฟ้ากระแสตรง

(Characteristic And Analysis FET DC Bias Circuit)

สาระสาคญั

ทรานซิสเตอร์สนามไฟฟ้า ซ่ึงนิยมเรียกกันว่า เฟต (FET ย่อมาจาก Field Effect Transistor)
เป็นทรานซิสเตอร์ชนิดหน่ึงซึ่งมีหลักการทางานด้วยสนามไฟฟ้าควบคุมการไหลของกระแส ซึ่งมีความ
แตกต่างจากการทางานของทรานซสิ เตอรท์ วั่ ไปคอื เฟตจะใช้แรงดันท่ีขาเกตมาควบคุมกระแสท่ีไหลที่ขา
เดรนคุณสมบัติที่ดีของเฟตที่ดีกว่าทรานซิสเตอร์คือ มีเสถียรภาพในการขยายคงที่ภายใต้การ
เปลีย่ นแปลงอณุ หภูมิ ขยายความถี่ทีม่ ีแบนด์วิดทก์ วา้ ง ขยายความถสี่ ูงได้ดกี วา่ ทรานซิสเตอร์

เฟตมีหลายรปู แบบ แบง่ ออกเปน็ 2 กลมุ่ ใหญ่คือ
1. J-FET (Junction Field Effect Transistor)
2. MOSFET (Metal Oxide Semiconductor Field Effect Transistor)

จดุ ประสงคก์ ารเรียนรู้

จดุ ประสงค์ท่ัวไป
เพ่ือให้มีความรู้ ความเข้าใจเกี่ยวกับ โครงสร้างและคุณสมบัติของเจเฟต การให้ไบอัส การ
วิเคราะห์การทางานของ เจเฟต โครงสร้างและคุณสมบัติของมอสเฟต การให้ไบอัส การวิเคราะห์การ
ทางานของดพี ลชี ั่นมอสเฟต การใหไ้ บอัส การวเิ คราะหก์ ารทางานของเอนฮานซเ์ มนตม์ อสเฟต
จุดประสงคเ์ ชงิ พฤติกรรม
1. อธบิ ายคุณสมบตั ิของเฟตแบบตา่ งๆได้อยา่ งถูกต้อง
2. คานวณหาคา่ แรงดนั และกระแสทางด้านไฟฟา้ กระแสตรงของเจเฟต ไดอ้ ยา่ งถูกตอ้ ง
3. คานวณหาค่าแรงดันและกระแสทางดา้ นไฟฟา้ กระแสตรงของดีพลชี นั่ มอสเฟตมอสเฟต
ไดอ้ ยา่ งถกู ตอ้ ง
4. คานวณหาค่าแรงดนั และกระแสทางด้านไฟฟ้ากระแสตรงของเอนฮานซ์เมนต์มอสเฟต
ไดอ้ ยา่ งถูกต้อง

นายเอกนริน พลาชีวะ | วิทยาลยั เทคนิคฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 3

เอกสารประกอบการเรยี น วิชา การวเิ คราะห์วงจรอเิ ล็กทรอนกิ ส์ (รหัสวิชา 3105-1003)

หวั ข้อเนอ้ื หา

6.1 โครงสรา้ งและคุณสมบตั ิของเจเฟต
6.2 การให้ไบอัส การวิเคราะหก์ ารทางานของ เจเฟต
6.3 โครงสร้างและคุณสมบตั ิของมอสเฟต
6.4 การให้ไบอสั การวเิ คราะห์การทางานของดีพลีชน่ั มอสเฟต
6.5 การให้ไบอสั การวิเคราะห์การทางานของเอนฮานซเ์ มนต์มอสเฟต

นายเอกนริน พลาชวี ะ | วิทยาลยั เทคนิคฉะเชงิ เทรา

เอกสารประกอบการเรียน Basic Semiconductor and P-N Junction 3

วชิ า การวิเคราะหว์ งจรอิเล็กทรอนกิ ส์ (รหสั วชิ า 3105-1003)

แบบทดสอบกอ่ นเรียน

หนว่ ยท่ี 1 พน้ื ฐานสารก่ึงตวั นาและรอยต่อพี-เอ็น
(Basic Semiconductor and P-N Junction)

คาชแ้ี จง
1. จงทาเคร่ืองหมายกากบาท (X) เลือกคาตอบที่ถูกตอ้ งท่สี ุดเพียงข้อเดียว
2. แบบทดสอบมีจานวน 10 ข้อ ใชเ้ วลาทาแบบทดสอบ 10 นาที
------------------------------------------------------------------------

1. นิวเคลียสมสี ่วนประกอบมาจากข้อใด
ก. อิเลก็ ตรอนและอะตอม
ข. โปรตรอนและนิวตรอน
ค. อเิ ลก็ ตรอนและโปรตรอน
ง. อเิ ลก็ ตรอนและนวิ ตรอน
จ. นวิ ตรอนและอะตอม

2. อะตอมของสารซลิ ิกอน มโี ปรตรอนจานวนเท่าไร
ก. 4
ข. 14
ค. 29
ง. 32
จ. 34

3. ขอ้ ใดคือความแตกตา่ งของแถบพลังงานระหว่าง ฉนวน และสารก่งึ ตัวนา
ก. ฉนวนและสารกึง่ ตวั นามีแถบพลังงานท่ีมวี าเลนซ์อิเล็กตรอนได้เกิน 8 ตวั
ข. ฉนวนและสารกึ่งตัวนามีแถบพลงั งานทม่ี วี าเลนซ์อิเล็กตรอนได้ไม่เกนิ 8 ตวั
ค. ฉนวนมีช่องวา่ งพลังงานระหวา่ งแถบวาเลนซ์และแถบตวั นานอ้ ยกว่าสารกึ่งตัวนา
ง. ฉนวนมีช่องวา่ งพลังงานระหวา่ งแถบวาเลนซ์และแถบตัวนามากกว่าสารก่ึงตวั นา
จ. ฉนวนมีช่องวา่ งพลงั งานระหวา่ งแถบวาเลนซ์และแถบตัวนาเท่ากันกับสารกึ่งตัวนา

4. กระบวนการเติมสารเจอื ปนลงไปในสารกึง่ ตัวนาบริสทุ ธิ์ เรยี กวา่ อะไร
ก. Adding Impurities
ข. Lonigation
ค. Recombination
ง. Diffustion
จ. Conduction Band

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนคิ ฉะเชงิ เทรา

เอกสารประกอบการเรียน Basic Semiconductor and P-N Junction 4

วิชา การวิเคราะห์วงจรอิเล็กทรอนิกส์ (รหสั วิชา 3105-1003)

5. บรเิ วณปลอดพาหะ ประกอบด้วยขอ้ ใด
ก. ประจพุ าหะข้างนอ้ ยท่ีเป็นโฮล
ข. ประจุพาหะข้างมากท่เี ป็นอิเลก็ ตรอนอสิ ระ
ค. ไอออนบวกเพยี งอย่างเดียว
ง. ประจุพาหะข้างมากและประจพุ าหะข้างน้อยในปรมิ าณเทา่ กัน
จ. ไอออนบวกและไอออนลบ

6. ประจุพาหะขา้ งมากในสารกง่ึ ตัวนาชนิดเอน็ คอื ข้อใด
ก. โฮล
ข. โปรตอน
ค. อเิ ลก็ ตรอนอสิ ระ
ง. วาเลนซอ์ ิเลก็ ตรอน
จ. นวิ ตรอน

7. โฮลในสารกึ่งตวั นาชนิดเอ็น คือข้อใด
ก. ประจพุ าหะข้างมากทีเ่ กิดขนึ้ เพราะการโด๊ป
ข. ประจพุ าหะข้างมากท่ีเกิดขึน้ เพราะอุณหภูมิ
ค. ประจพุ าหะข้างนอ้ ยทเี่ กิดข้ึนเพราะอุณหภูมิ
ง. ประจุพาหะขา้ งนอ้ ยทีเ่ กิดข้ึนเพราะการโดป๊
จ. ประจุพาหะข้างน้อยที่เกิดขนึ้ เพราะการไดร้ บั ไบอสั

8. ความหมายของการไบอสั คอื ข้อใด
ก. จานวนกระแสทข่ี า้ มรอยตอ่ พี-เอน็
ข. การจา่ ยกระแสไฟฟ้าให้รอยตอ่ พี-เอน็
ค. การจ่ายแรงดนั ไฟฟา้ เพื่อควบคมุ การไหลของกระแส
ง. จานวนอิเล็กตรอนระหว่างพาหะข้างมากและพาหะขา้ งน้อย
จ. การทาใหอ้ ิเล็กตรอนอสิ ระเคลือ่ นท่ไี ด้

9. เม่ือรอยต่อพี-เอ็นได้รับไบอสั ตรงจะเกดิ ผลอย่างไร
ก. เกดิ การพงั ทลายทรี่ อยต่อ
ข. เกิดกระแสอะวาเลนซ์จานวนมาก
ค. เกิดกระแสจานวนหน่งึ จากพาหะข้างมาก
ง. เกิดกระแสจานวนหนงึ่ จากพาหะขา้ งนอ้ ย
จ. เกดิ การไหลของกระแสอิเลก็ ตรอนเคลอื่ นท่ีข้ามรอยต่อ

นายเอกนรนิ พลาชวี ะ | วิทยาลยั เทคนคิ ฉะเชิงเทรา

เอกสารประกอบการเรยี น Basic Semiconductor and P-N Junction 5

วิชา การวิเคราะห์วงจรอิเล็กทรอนิกส์ (รหสั วชิ า 3105-1003)

10. ถ้านาสารก่งึ ตัวนาชนิดซิลิกอนไปใชท้ าเป็นไดโอด เราต้องจ่ายแรงดันไบอสั ตรงขนาดเท่าใดจึงจะ
ทาให้ไดโอดนากระแสได้

ก. มากกวา่ 0.3 V
ข. น้อยกวา่ 0.7 V
ค. นอ้ ยกว่า 0.3 V
ง. มากกวา่ 0.7 V
จ. มากกว่า 0 V

นายเอกนริน พลาชีวะ | วิทยาลยั เทคนคิ ฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 9

เอกสารประกอบการเรียน วิชา การวเิ คราะห์วงจรอเิ ล็กทรอนกิ ส์ (รหัสวชิ า 3105-1003)

หน่วยที่ 6

คณุ สมบัติและการวิเคราะหก์ ารทางานของ
เฟตทางด้านไฟฟ้ากระแสตรง

(Characteristic And Analysis FET DC Bias Circuit)

เนื้อหาสาระ

จาก 2 หน่วยการเรียนท่ีผ่านมาก่อนหน้านี้เราได้ศึกษาและเรียนรู้เกี่ยวกับทรานซิสเตอร์
มาแล้วสาหรับในหน่วยการเรียนนี้ เราจะมาศึกษาและเรียนรู้เก่ียวกับทรานซิสเตอร์สนามไฟฟ้า ซึ่งนิยม
เรียกกันว่า เฟต (FET ย่อมาจาก Field Effect Transistor) เป็นทรานซิสเตอร์ชนิดหน่ึงซ่ึงมีหลักการ
ทางานด้วยสนามไฟฟ้าควบคุมการไหลของกระแส ซึ่งมีความแตกต่างจากการทางานของทรานซิสเตอร์
ทัว่ ไปคือ เฟตจะใช้แรงดันที่ขาเกตมาควบคุมกระแสทีไ่ หลทข่ี าเดรน โดยแรงดนั ท่จี ่ายให้ที่ขาเกตจะไปทา
ให้เกิดสนามไฟฟ้าภายในสารกึ่งตัวนาท่ีเป็นรอยต่อพี-เอ็นในบริเวณที่ขาเกต เมื่อเพิ่มแรงดันไบอัสท่ีขา
เกตกับขาซอร์สมากขึ้น จะทาให้เกิดสนามแม่เหล็กไฟฟ้ามากข้ึนส่งผลให้กระแสไฟฟ้าที่ไหลระหว่างขา
เดรนกับขาซอร์สลดน้อยลง เฟตจึงเป็นอุปกรณ์ที่ใช้แรงดันเกตควบคุมกระแสเดรนกับกระแสซอร์ส
แตใ่ นขณะทีท่ รานซสิ เตอรจ์ ะใชก้ ระแสทเ่ี บสควบคุมกระแสทีค่ อลเลคเตอร์กับกระแสอมิ ติ เตอร์

คุณสมบัติท่ีดีของเฟตที่ดีกว่าทรานซิสเตอร์คือ มีเสถียรภาพในการขยายคงท่ีภายใต้การ
เปล่ียนแปลงอุณหภูมิ ขยายความถ่ีที่มีแบนด์วิดท์กว้าง ขยายความถี่สูงได้ดีกว่าทรานซิสเตอร์ และเฟต
มกี ารทางานคล้ายคลึงกบั หลอดสญู ญากาศ เป็นตน้

เฟตมีหลายรูปแบบ แบง่ ออกเปน็ 2 กลุ่มใหญ่คือ
1. J-FET ( Junction Field Effect Transistor)
2. MOSFET ( Metal Oxide Semiconductor Field Effect Transistor)

6.1 J-FET (Junction Field Effect Transistor )
ลักษณะโครงสร้างเป็นแบบ Depletion Region คือจะใช้ช่วง Depletion Region

ของรอยต่อ P-N ไปสร้างสนามแม่เหล็กไฟฟ้าข้ึนเพ่ือควบคุมการไหลของอิเล็กตรอนจากขาซอร์ส
(Source ; S ) ไปขาเดรน (Drain ; D) ในโครงสร้างของ FET แบบ Depletion Region น้ียังสามารถ
แบง่ ได้เป็น 2 ชนดิ คอื N-Channel J-FET และ P-Channel J-FET

นายเอกนริน พลาชีวะ | วทิ ยาลัยเทคนคิ ฉะเชงิ เทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 10

6.1.1 N - Channel J-FET วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหัสวชิ า 3105-1003)

Drain; D

Gate; G

Source; S
รูปท่ี 6.1 สัญลกั ษณ์ของ N-Channel J-FET

(D)

N

(G) P P



(S)
รูปที่ 6.2 โครงสร้างของ N-Channel J-FET

ทีม่ า : สคุ นธ์ พุ่มศร.ี วเิ คราะหว์ งจรอเิ ลก็ ทรอนิกส.์ สมาคมสง่ เสรมิ เทคโนโลยี(ไทย-ญปี่ นุ่ ), 2544. หนา้ 196

แรงดันท่ีจ่ายให้กับเกตของ J-FET จะเป็นตัวกาหนดค่าแรงดันไบอัสขาเกต (G) ค่าแรงดันนี้จะ
เป็นแรงดันไบอัสให้กับรอยต่อพี-เอ็น (P-N Junction) ซึ่งเป็นการให้ไบอัสกลับ (Reverse Bias) ทาให้
เกิดแถบ Depletion Region ขึ้นที่ N-Channel แถบของ Depletion Region นี้จะเป็นตัวควบคุมการ
ไหลของอิเล็กตรอนที่ไหลจากขาเดรน (D) ไปหาขาซอร์ส (S) ซ่ึงก็คือการควบคุมการไหลของกระแส
เดรน (ID) แสดงดว้ ยกราฟในรปู ท่ี 6.3

นายเอกนรนิ พลาชีวะ | วทิ ยาลัยเทคนิคฉะเชงิ เทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 11

วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนิกส์ (รหัสวิชา 3105-1003)

ID VDS
VDS ID

mA
VGS= 0V

12 VGS = +0.5V
IDSS 10
VGS = 0V
8 VGS = -1V
ID 6 VGS = -2V
VGS = -3V
4
V
2

0 2 4 6 8 10 12 14 16 18 20 22 24

รูปที่ 6.3 แสดง Drain Characteristics สาหรับ FET ชนดิ N-Channel J-FET

ทม่ี า : สุคนธ์ พ่มุ ศรี. วิเคราะหว์ งจรอิเล็กทรอนิกส์. สมาคมสง่ เสรมิ เทคโนโลย(ี ไทย-ญี่ปุ่น), 2544. หน้า 197.

จากกราฟในรูปท่ี 6.3 อธิบายค่าต่าง ๆ ได้ดังนี้ Drain Saturation Current หรือ IDSS คือ
คา่ กระแสเดรนสูงสดุ ทไี่ หลผ่าน J-FET ขณะท่จี า่ ยแรงดัน VDD เขาทีข่ าเดรนและจา่ ยแรงดนั ทเี่ กตใหมคี า
0 โวลท์ (VGS = 0 V)

Pinch off Region คือช่วงที่กระแสเดรน (ID) คงที่ถึงแม้ถาปรับคาแรงดัน VDD เพื่อให VDS
เปล่ยี นแปลงแต่กระแสเดรน (ID) ไหลผานเดรนของ J-FET กจ็ ะคงที่

Channel Ohmic Region คือ ยานทก่ี ระแสเดรน ID แปรผันตรงกับแรงดัน VDS
Gate-Channel Junction Breakdown คอื จุดพงั ทลายถาปรบั แรงดัน VDS ใหมคี ามากข้ึนเกิน
กวา่ จุดพังทลาย Breakdown นี้กระแสเดรน (ID) จะไมคงท่ีและจะมีคาสูงมาก จะทาให J-FET เสียหาย
ได้

Pinch off Voltage คอื แรงดนั พินชอ์ อฟเม่อื แรงดนั VGS = 0 V คาของแรงดัน VDS ท่ีจุดนี้ท่ีทา
ใหมีกระแสไหลผ่านเดรนของ J-FET เทากับ IDSS

RD

+ D+ ID + VDD
VGD S -
G-
VGS

-

+

รปู ท่ี 6.4 แสดงวงจรการให้ไบอัส J-FET ชนดิ N-Channel J-FET

นายเอกนริน พลาชีวะ | วทิ ยาลัยเทคนคิ ฉะเชิงเทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 12

วิชา การวิเคราะห์วงจรอเิ ล็กทรอนิกส์ (รหัสวิชา 3105-1003)

จากรูปท่ี 6.4 เป็นวงจรการจ่ายไบอัสของ J-FET ชนิด N-Channel J-FET เมื่อจ่ายแรงดัน
ไบอสั กลับท่ีขาเกต (G) มากขึ้น ส่งผลให้แถบของ Depletion Region แคบยิ่งข้ึนทาให้กระแสเดรน (ID)
ไหลนอ้ ยลงตามอตั ราสว่ นและถา้ แรงดันท่ีขาเกต (G) เทียบกับขาซอร์ส (S) หรือ VGS มีค่าเป็นศูนย์จะทา
ให้กระแสเดรน (ID) ไหลสูงสุดดังแสดงในกราฟคุณสมบัติของ J-FET ชนิด N-Channel J-FET ในรูปท่ี
6.5

กราฟคณุ สมบัติของเฟตหาได้จากรูปวงจรท่ี 6.4 เม่ือปรับแรงดันที่แหล่งจ่าย VDD ให้มีแรงดันท่ี
ขาเดรน (D) และซอรส์ (S) คอื VDS ให้มคี า่ คงท่ีและปรบั แรงดันทแ่ี หล่งจ่าย VGG ให้มีแรงดันท่ีขาเกต (G)
เทียบกับขาซอร์ส (S) หรือ VGS แต่ละครั้งให้บันทึก ID และ VGS ไว้แล้วทาการพล๊อตค่าท่ีได้จะได้กราฟ
คณุ สมบตั ขิ องเฟต (Transfer Characteristic) ดงั แสดงในรปู ท่ี 6.5

mA
VGS = 0V
8 IDS S
6 VGS = -1V
4
2 VGS = -2V
VGS = -3V

V -6 -4 -2 0 2 4 6 V

VGS(off) = VP VDS S
VGS S

รปู ท่ี 6.5 แสดง Transfer Characteristics รว่ มกับ Drain Characteristics

ทม่ี า : สุคนธ์ พ่มุ ศรี. วิเคราะหว์ งจรอเิ ล็กทรอนกิ ส.์ สมาคมสง่ เสรมิ เทคโนโลยี(ไทย-ญี่ป่นุ ), 2544. หนา้ 198

จากกราฟในรูปที่ 6.5 เมื่อ VGS เป็นลบมากข้ึนจะทาให้กระแสเดรน ID ลดลงจนกระทั่งกระแส
เดรนID เท่ากับศูนย์ เมื่อสังเกตกราฟ Transfer Characteristics ทางด้านซ้ายมือจะเป็นกราฟของ IDSS
(Drain to Source Current with Gate Shorted) จะเห็นว่ากราฟ IDSS ตัดกับตาแหน่งของสเกล -VGS
ซ่ึงที่ตาแหน่งจุดตัดน้ีเรียกว่า Gate Cutoff Voltage หรือ VGS (off) = VP หรือเรียกว่าค่าแรงดันพินช์
ออฟ (Pinch off Voltage)

นายเอกนรนิ พลาชวี ะ | วิทยาลัยเทคนิคฉะเชิงเทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 13

6.1.2 P - Channel J-FET วิชา การวเิ คราะห์วงจรอเิ ลก็ ทรอนิกส์ (รหสั วิชา 3105-1003)

Drain; D

Gate; G

Source; S
รปู ที่ 6.6 สญั ลกั ษณ์ของ P-Channel J-FET

(D)

P

(G) N N



(S)
รปู ที่ 6.7 โครงสรา้ งของ P-Channel J-FET

D RD

VGD + ID -
G + VDD
+
VGS S + VDS

+
VGG -

รูปที่ 6.8 แสดงวงจรการให้ไบอัส J-FET ชนิด P-Channel J-FET

นายเอกนรนิ พลาชวี ะ | วิทยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 14

วิชา การวเิ คราะหว์ งจรอเิ ล็กทรอนิกส์ (รหัสวิชา 3105-1003)

จากรูปที่ 6.8 การให้ไบอัสที่ขาเดรนกับขาซอร์สจะมีความต่างศักย์ที่ขาเดรนเป็นบวกและที่
ขาซอร์สเป็นลบ ทิศทางการไหลของกระแสเดรน ID จะไหลจากขาเดรนไปขาซอร์สส่วนการให้ไบอัสที่
ขาเกตกับขาซอร์สจะใหเ้ ป็นแบบไบอัสกลับ (Reverse Bias) โดยท่ใี ห้ขาเกตมีความตา่ งศักย์เป็นบวกและ
ขาซอร์สเป็นลบ ซึ่งแรงดันที่จ่ายให้กับเกตน้ีจะเป็นตัวควบคุมกระแสเดรน ID เมื่อแรงดันท่ีเกตกับซอร์ส
(VGS) เป็นบวกมากข้นึ จะทาใหก้ ระแสเดรน (ID) ลดนอ้ ยลงดงั แสดงเป็นกราฟตามรปู ท่ี 6.9

mA
IDSS 10 VGS = 0.5V

8 IDS S VGS = 0V

6 VGS = +1V
4 VGS = +2V

2 VGS = +3V

V +6 +4 +2 0 -2 -4 -6 V

VGS(off) = VP VDS S
VGS S

รูปท่ี 6.9 แสดง Transfer Characteristics และ Drain Characteristics ของ P-Channel FET

ทมี่ า : สุคนธ์ พุม่ ศรี. วิเคราะห์วงจรอเิ ล็กทรอนกิ ส.์ สมาคมสง่ เสริมเทคโนโลย(ี ไทย-ญีป่ ่นุ ), 2544. หนา้ 199

จากกราฟแสดง Transfer Characteristics และ Drain Characteristics สามารถหาคา่ กระแส

เดรน (ID) ไดจ้ ากสมการ

ID=IDSS [1- VGS ]2 …6.1
VGS(off)

6.1.3 ค่าทรานสค์ อนดักแตนซข์ อง J-FET (gm)
ค่าทรานส์คอนดักแตนซ์ (gm) คือ ค่าความนาในการส่งผ่านซึ่งหาได้จากอัตราการเปลี่ยนแปลง

กระแสเดรน (∆ID) ต่ออัตราการเปลี่ยนแปลงแรงดันท่ีเกตและซอร์ส (∆VGS) เป็นค่าที่ใช้ในการ
คานวณหาคา่ อัตราขยายแรงดัน (Voltage Gain) ดงั แสดงในสมการต่อไปน้ี

อตั ราการเปลีย่ นแปลงกระแสเดรน
gm= อตั ราการเปล่ยี นแปลงแรงดันท่ีเกตและซอรส์

หรอื

นายเอกนรนิ พลาชีวะ | วิทยาลยั เทคนิคฉะเชงิ เทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 15

วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนิกส์ (รหสั วชิ า 3105-1003)

gm = ∆ID …6.2
∆VGS …6.3
หรือจะหาค่า gm ไดจ้ าก

gm= 2IDSS [1- VGS ]
VGS(off)
VGS(off)

หรอื จะหาค่า gm ไดจ้ าก

gm=gm0 [1- VGS ] …6.4

VGS(off)

แต่หากไม่ทราบค่า gm0 กส็ ามารถหาคา่ gm ไดเ้ ชน่ กัน โดยใช้คา่ ของ IDSS และ VGS (off) = VP
ได้ดังสมการ

gm = 2IDSS | …6.5
|VGS(off)

ซง่ึ ค่า VGS(off) อยใู่ นเคร่ืองหมาย Absolute จึงไม่ตอ้ งใช้เคร่อื งหมายในการคานวณ จากกราฟ
ในรูปท่ี 6.10 สามารถเห็นค่า gm ได้จากกราฟคุณสมบัติการถ่ายโอนหรือเรียกว่า Transfer

Characteristic ว่า Transconductance Curve จะเห็นว่าค่า gm จะมีค่ามากเม่ือ VGS ใกล้ 0 โวลท์
ตวั อย่างเช่น J-FETเบอร์ 2N3823 แสดงค่าในคู่มือว่ามคี ่า gm=3,400 S ที่ VGS=15 V เปน็ ตน้

ทรานส์คอนดักแตนซ์ (gm) มีหนว่ ยเปน็ Micro Siements (µS) หรอื Microamps / Volt
(µA/V)

ID

IDSS

}2 DID2

1 } DID1

-VGS VGS(off) 0
DVGS VGS=0
}
}
DVGS

รปู ท่ี 6.10 การหาค่า gm จากกราฟคุณลกั ษณะการถา่ ยโอนของเจเฟต

ที่มา : นภทั ร วจั นเทพพินทร์. อุปกรณ์อิเล็กทรอนกิ ส์. สกายบุ๊กส,์ 2538. หน้า 281

นายเอกนริน พลาชวี ะ | วทิ ยาลัยเทคนคิ ฉะเชิงเทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 16

วิชา การวิเคราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหสั วิชา 3105-1003)

6.1.4 Drain Resistance (rd)

Drain Resistance (rd) คือ ค่าความต้านทานภายในทางด้านเอซี (AC Resistance) ระหว่าง

ขาเดรนและซอรส์ เม่อื เฟตทางานท่ีสภาวะ Pinch Off Region หาไดจ้ าก

rd = ∆VDS …6.6
∆ID
6.1.5 ค่าความตา้ นทานและคา่ ความจุทางอนิ พตุ (Input Resistance and Capacitance)

เนื่องจากเจเฟตรับแรงดันอินพุตเข้าทางขาเกตและอินพุตเป็นแรงดันไบอัสกลับจึงเป็นผลให้ค่า

ความต้านทานอนิ พตุ ของเจเฟตมีคา่ สงู มาก ดงั นัน้ หาค่าความตา้ นทานอินพุตของเจเฟตได้ดังน้ี

RIN= |VGS| …6.7

IGSS

ตัวอย่างเช่น เจเฟตเบอร์ 2N3970 มีค่าในคู่มือดังน้ี IGSS=250 pA ที่ VGS=-20 V ท่ี 25oC

ซง่ึ คา่ IGSS น้ีจะเพิ่มข้ึนตามอณุ หภูมิ แตค่ า่ ความตา้ นทานอินพตุ จะแปรกลับกัน

สาหรับค่าความจุไฟฟ้าทางอินพุตคือ Ciss (Input Capacitance) ตัวอย่างเช่น เจเฟตเบอร์

2N3970 มีคา่ ในคูม่ ือจะมคี า่ Ciss สูงสุดเทา่ กับ 25 pF ทแี่ รงดนั VGS=0 V

ตวั อยา่ งที่ 6.1 เจเฟตเบอร์หน่ึงมีค่าใน Data Sheet ดังนี้ IDSS = 10 mA , VGS(off) = -8 V,

gm0 = 2000 μS จงหาคา่ ดงั ตอ่ ไปน้ี

(1) gmท่ี VGS=-4V

(2) ID

วิธีทา (1) หาค่า gm ท่ี VGS=-4V ไดด้ ังน้ี
จากสมการท่ี 6.4

gm=gm0 [1- VGS ]
VGS(off)
แทนคา่ ลงในสมการ
-4 VV]
gm=2000 μS [1- -8

=1000 μS ตอบ

(2) หาคา่ ID ไดด้ งั น้ี
จากสมการที่ 6.1

ID=IDSS [1- VGVSG(oSff)]2

นายเอกนรนิ พลาชีวะ | วิทยาลัยเทคนิคฉะเชงิ เทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 17

วิชา การวิเคราะห์วงจรอเิ ลก็ ทรอนกิ ส์ (รหัสวชิ า 3105-1003)

แทนคา่ ลงในสมการ

ID=10 mA [1- -4 VV]2
-8

=2.5 mA ตอบ

6.2 การให้ไบอัส วิเคราะห์การทางานของเจเฟต
การใหไ้ บอัส J- FET เหมอื นกับการใหไ้ บอัสทรานซสิ เตอร์แบบวงจรคอมมอนอิมิตเตอร์ แต่จะมี

ข้อแตกต่างกันคือ การให้ไบอัสทรานซิสเตอร์ใช้กระแสเบส (IB) ควบคุมการทางานของวงจร ส่วนใน
J- FET จะใช้แรงดันที่ขาเกต (VG) เป็นตัวควบคุมกระแสเดรน (ID) ซึ่งคุณลักษณะของ J- FET ท่ีดีกว่า
ทรานซสิ เตอร์ คือเม่ืออุณหภูมิสูงขึ้น อัตราการขยายทางด้านความถี่สูงยิ่งดีแต่ถ้าเป็นทรานซิสเตอร์จะมี
คณุ สมบัตคิ อื เมอ่ื อุณหภูมิสงู ขึ้นทาให้อตั ราการขยายทางด้านความถ่ีสูงย่ิงต่าลง ซ่ึงวงจรขยายท่ีใช้เฟตมี
คณุ สมบัติเหมือนวงจรขยายท่ีใช้หลอดสูญญากาศขยายสัญญาณ ลักษณะการให้ไบอัสวงจรขยายโดยใช้
J- FET มดี ังตอ่ ไปน้ี

6.2.1 การไบอสั แบบคงท่ี (Fixed Bias Circuit)
การให้ไบอัสแบบนี้แรงดันที่ไบอัสท่ีให้กับเกต (VGG ) จะจ่ายให้ขาเกตกับขาซอร์สเป็นแบบ
ไบอัสกลับไม่มีกระแสเดรน (ID) ไหลเมื่อไม่มีแรงดันตกคร่อม RG หรือเม่ือไม่สัญญาณอินพุตป้อนเข้า
วงจรขยายจะไม่มีการขยายสัญญาณแต่วงจรนี้มีข้อเสียคือ เม่ืออุณหภูมิเปล่ียนแปลงทาให้อัตราการ
ขยายของวงจรเปลีย่ นแปลงไปดว้ ยวงจรการใหไ้ บอสั แบบคงทีข่ องเจเฟตแสดงในรปู ที่ 6.10

+VDD

RD C2
VO
C1
Vi

RG

-VGG

รูปที่ 6.10 การไบอสั เจเฟตแบบคงที่

นายเอกนริน พลาชีวะ | วิทยาลยั เทคนคิ ฉะเชงิ เทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 18

วิชา การวเิ คราะห์วงจรอเิ ล็กทรอนกิ ส์ (รหัสวิชา 3105-1003)

จากรูปท่ี 6.10 สามารถหาคา่ ตา่ งไดด้ ังนี้
คา่ แรงดนั ที่ขาเกตกบั ขาซอรส์ ( VGS)

VGS=VGG …6.8
…6.9
คา่ กระแสเดรน (ID) 2
…6.10
ID=IDSS [1- VGS ]
VGS(off)

ค่าแรงดนั ที่ขาเดรนกับขาซอร์ส ( VDS)

VDS=VDD-IDRD

ตัวอย่างที่ 6.2 จากวงจรในรูปท่ี 6.11 เจเฟต N-Channel J-FET มีค่าในคู่มือ VGS(off)= -6 V และ
IDSS=5 mA ให้คานวณหาค่าต่าง ๆ ภายในวงจรดงั นี้

(1) VGS
(2) ID
(3) VDS

+15

2.2RkDΩ C2
VO
C1
Vi

RG

-9
รูปท่ี 6.11 การไบอสั เจเฟต N-Channel J-FET แบบคงท่ี

นายเอกนริน พลาชีวะ | วิทยาลยั เทคนิคฉะเชงิ เทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 19

วิชา การวิเคราะห์วงจรอเิ ลก็ ทรอนกิ ส์ (รหสั วชิ า 3105-1003)

วธิ ีทา (1) หาค่า VGS จากสมการที่ 6.8 VGS=VGG ตอบ
(2) หาค่า ID จากสมการท่ี 6.9 VGS=-9 V ตอบ
ตอบ
(3) หาคา่ VDS จากสมการที่ 6.10 ID=IDSS [1- VGVSG(oSff)]2

ID=5 mA [1- -9 VV]2
-6

ID=1.25 mA

VDS=VDD-IDRD
VDS=15 V - (1.25 mA) (2.2 k)
VDS=12.25 V

6.2.2 การไบอัสแบบตนเอง (Self Bias Circuit)

การไบอัสแบบตนเอง จากรูปที่ 6.12 ตัวต้านทาน RG ถูกต่อลงกราวด์ ซึ่งปกติเจเฟตจะต้อง
ไดร้ ับไบอัสกลับที่ขาเกต ในกรณีการไบอสั ตนเองนีก้ ระแส IGSS จะมีคา่ นอ้ ยมาก

จากรูปท่ี 6.12 วงจรไบอัสตนเองของเจเฟตทั้ง N-Channel และ P-Channel ตัวต้านทาน RG
ถกู ต่อลงกราวด์ทาให้ VRG=0 V จึงทาให้ VG=0 V เช่นกัน

สาหรับเจเฟต N-Channel จากรูป 6.12 การให้ไบอัสวงจรเจเฟตแบบ Self Bias จะพบว่า ID
ทาใหเ้ กิดแรงดนั ตกคร่อม RS และค่าแรงดนั ระหวา่ งขาซอรส์ กบั กราวด์ คอื

VS=IDRS …6.11
ดงั น้นั

VGS=VG-VS
VGS=0 V-IDRS

VGS=-IDRS …6.12

สาหรบั เจเฟต P-Channel แรงดนั VS จะเปน็ ลบและทาใหแ้ รงดัน VGS เท่ากับ

VGS=IDRS …6.13

นายเอกนรนิ พลาชีวะ | วทิ ยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 20

วิชา การวเิ คราะห์วงจรอเิ ล็กทรอนกิ ส์ (รหสั วชิ า 3105-1003)

พิจารณาท่ีเจเฟต N-Channel …6.14
…6.15
VD=VDD-IDRD

แต่ VS=IDRS
ดังนน้ั VDS=VD-VS

VDS=VDD-ID(RD+RS)

+VDD

RD
C2

C1 IGSS VO
Vi
ID

RG VG RS

(ก) N-Channel J-FET

-VDD

RD

C1 IGSS C2 VO

Vi ID
-

RG VG RS

(ข) P-Channel J-FET
รูปท่ี 6.12 การให้ไบอสั วงจรเจเฟตแบบ Self Bias ทัง้ N-Channel J-FET และ P-Channel J-FET

นายเอกนริน พลาชีวะ | วทิ ยาลัยเทคนคิ ฉะเชิงเทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 21

วิชา การวิเคราะห์วงจรอเิ ล็กทรอนิกส์ (รหสั วชิ า 3105-1003)

ตวั อยา่ งที่ 6.3 จากรูปท่ี 6.13 เป็นวงจรไบอัสเจเฟตแบบ Self Bias กาหนดใหก้ ระแสเดรน ID=10 mA
จงคานวณหาค่าดงั ตอ่ ไปน้ี

(1) VDS
(2) VGS

+20V

RD
1kΩ

C1 - C2 VO
Vi ID
RS
RG 470Ω

รปู ที่ 6.13 เป็นวงจรไบอสั เจเฟตแบบ Self Bias ตอบ

วิธที า (1) หาคา่ VDS ไดด้ งั นี้
VS= IDRS

= (10mA) (470 )
= 4.70 V
VD= IDRD
= (10mA) (1 k)
= 10 V
VDS=VD-VS
=10 V-4.70 V
=5.30 V

นายเอกนริน พลาชีวะ | วทิ ยาลัยเทคนคิ ฉะเชงิ เทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 22

วิชา การวิเคราะหว์ งจรอเิ ลก็ ทรอนกิ ส์ (รหัสวิชา 3105-1003)

(2) หาคา่ VGS ไดด้ ังน้ี ตอบ
VG = 0 V
VGS = VG - VS

= 0 V - 4.70 V
= -4.70 V

การวิเคราะห์กราฟของวงจรไบอัสตนเองของเจเฟต (Graphical Analysis of Self Biased

J-FET) คือการใช้กราฟคุณลักษณะการถ่ายโอนของเจเฟตเพ่ือจุดการทางาน Q-Point คือการหาค่า ID
และ VGS ของวงจร

จากวงจรไบอัสเจเฟตแบบ Self Bias ในรูปที่ 6.14 ซึ่งสามารถเขียนกราฟคุณลักษณะการถ่าย

โอนของวงจรได้ดังแสดงในกราฟรูปท่ี 6.15 โดยกราฟน้ีอาจเขียนโดยกาหนดจุดต่างๆจากค่า IDSS และ
VGS(off)

VDD

RD
1kΩ

C1 C2 VO
Vi ID
RS
RG 470Ω
2.2MΩ

รูปท่ี 6.14 วงจรไบอสั เจเฟตแบบ Self Bias

นายเอกนรนิ พลาชีวะ | วทิ ยาลยั เทคนคิ ฉะเชิงเทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 23

วิชา การวเิ คราะห์วงจรอเิ ล็กทรอนิกส์ (รหัสวชิ า 3105-1003)

ID

IDSS = 10 mA

VGS 0
VGS(off) = -8 V

รูปที่ 6.15 กราฟคุณลักษณะการถ่ายโอนของวงจรไบอสั เจเฟตแบบ Self Bias

จากกราฟดงั แสดงในรูปท่ี 6.15 หาจุดการทางานของเจเฟตไดโ้ ดยลาดับดงั นี้
1. หาค่า VGS ท่ี ID=0 mA จากสมการท่ี 6.12

VGS=-IDRS
VGS=(0 mA)(470 )
VGS=0 V
ดงั นน้ั เมื่อ ID=0 mA จะได้ VGS=0 V

2. หาค่า VGS ท่ี ID=IDSS จากกราฟ IDSS=10 mA
VGS=-IDRS
VGS=-(10 mA)(470 )
VGS=-4.7 V

3. นาขอ้ มูลจากข้อ 1 และ 2 มากาหนดจดุ บนกราฟท่ี ID=10 mA และ VGS=-4.7 V แลว้
ลากเส้นจากจุด 0 ไปยังจุดทกี่ าหนดท่เี กิดข้ึนใหม่จะได้เส้นโหลดไฟตรง (DC Lode Line) ของวงจรใน
รูปท่ี 6.16

นายเอกนรนิ พลาชวี ะ | วิทยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 24

วิชา การวิเคราะห์วงจรอเิ ลก็ ทรอนกิ ส์ (รหสั วิชา 3105-1003)

ID

IDSS = 10 mA


4.8 mA

VGS -8 V -4.7 V -2 V 0

รูปท่ี 6.16 แสดงเสน้ โหลดไฟตรงและจดุ การทางาน

ทม่ี า : นภทั ร วัจนเทพพนิ ทร.์ อปุ กรณอ์ เิ ลก็ ทรอนิกส.์ สกายบ๊กุ ส์, 2538. หน้า 225.

4. จุดที่เสน้ โหลดไฟตรงตัดกับเส้นกราฟคุณลักษณะการถ่ายโอนคอื จดุ ทางานของวงจรคือจดุ
Q-Point จะพบว่าจุดน้ีสามารถหาคา่ ID และ VGS จากกราฟจะได้วา่ ID=4.8 mA และ VGS= -2 V

ตัวอย่างที่ 6.7 จากวงจรในรูปท่ี 6.17 หาจดุ การทางานของวงจรโดยใช้กราฟในรปู ท่ี 6.18 ช่วยในการ
คานวณเพ่ือหาค่า ID และ VGS

VDD

RD
2.2kΩ

C1 C2 VO
Vi ID
RS
RG 680Ω
1MΩ

รูปที่ 6.17 วงจรไบอสั เจเฟตแบบ Self Bias

นายเอกนรนิ พลาชวี ะ | วิทยาลัยเทคนคิ ฉะเชงิ เทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 25

วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนกิ ส์ (รหัสวิชา 3105-1003)

ID
4 mA

VGS 0
-6 V

รูปท่ี 6.18 กราฟคุณลักษณะการถ่ายโอนของวงจรไบอสั เจเฟตแบบ Self Bias

วธิ ีทา มีข้ันตอนดังน้ี
1. ที่ ID=0 mA

VGS=-IDRS

VGS=(0 mA)(680 )

VGS=0 V
2. ท่ี ID=IDSS จากกราฟ IDSS=4 mA

VGS=-IDRS

VGS=- (4 mA)(680 )

VGS=-2.72 V

3. ลากเส้นโหลดไฟตรงในกราฟ เพ่ือหาจุดการทางาน และหาค่า ID และ VGS ได้ดังแสดงใน

กราฟในรูปท่ี 6.19 ตอบ

นายเอกนริน พลาชวี ะ | วิทยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 26

วิชา การวิเคราะห์วงจรอเิ ลก็ ทรอนิกส์ (รหสั วชิ า 3105-1003)

ID
4 mA

2.2 mA

VGS -6 V -2.72 W -1.25 V 0

รูปที่ 6.19 แสดงจุดการทางานของวงจรจากกราฟคณุ ลักษณะการถา่ ยโอน

6.2.3 การไบอสั แบบแบ่งแรงดัน (Voltage Divider Bias Circuit)
การให้ไบอัสแบบ Voltage Divider เหมือนกับการให้ไบอัสทรานซิสเตอร์แบบ

เสถียรภาพ(Stabilize Bias) ซ่ึงลักษณะการให้ไบอัสแบบน้ีจะทาให้เกณฑ์การขยายของวงจรไม่
เปลีย่ นแปลงตามอณุ หภูมิทาให้เสถียรภาพในการขยายของวงจรดขี ้นึ ในการออกแบบวงจรต้องนากราฟ
ทรานสคอนดกั แตนซ์จากค่มู ือการใช้งานของเจเฟตมาหาค่า DC Bias Line ของวงจร Voltage Divider
ลักษณะการต่อวงจรดงั แสดงในรปู ท่ี 6.20

+VDD

ID

R1 RD
C2

C1 VO

Vi +
+ VGS+
R2 RS C3
VG 680Ω

รปู ท่ี 6.20 แสดงการใหไ้ บอสั แบบ Voltage Divider Bias

นายเอกนรนิ พลาชีวะ | วทิ ยาลยั เทคนคิ ฉะเชิงเทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 27

วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหสั วชิ า 3105-1003)

จากรูปท่ี 6.20 หาคา่ แรงดนั ท่ีขาเกต (VG) ได้ดังนี้

VG= R2 VDD …6.17
R1+R2 …6.18

จาก Kirchhoff’s Voltage Law จะได้ …6.19
…6.20
VG-VGS-VRS=0 …6.21

เม่ือ VRS=IDRS VGS=VG-VRS

VGS=VG-IDRS
แรงดันทีข่ าซอรส์ (VS) หาได้จาก

VS=VG-VGS

กระแสเดรน (ID) หาไดจ้ าก ID= VS
จะได้วา่ RS

ID= VG-VGS
RS

แรงดันตกคร่อมระหว่างขาเดรนและขาซอร์ส (VDS)
VGS=VDD-VRD-VRS
VGS=VDD-IDRD+IDRS
VGS=VDD-ID(RD+RS)

แรงดนั ที่ขาเดรน (VD) หาได้จาก

VD=VDD-VRD

นายเอกนริน พลาชีวะ | วทิ ยาลัยเทคนิคฉะเชิงเทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 28

วิชา การวิเคราะหว์ งจรอเิ ลก็ ทรอนกิ ส์ (รหสั วชิ า 3105-1003)

การวิเคราะหว์ งจรการไบอัสแบบแบง่ แรงดันของเจเฟตด้วยกราฟเป็นวธิ กี ารหาค่า ID และ VGS
โดยการประมาณค่าจากกราฟ การหาจดุ การทางานของวงจรได้โดยการหาเส้นโหลดไฟตรงและลากเส้น

โหลดไฟตรงตดั กบั เส้นกราฟคุณลักษณะการถา่ ยโอนของเจเฟต โดยมีขน้ั ตอนดังนี้

1. ที่ ID=0 mA

VS=IDRS

VS=(0)(RS)=0 V

VS=0V

VGS=VG-VS

VGS=VG-0 V

VGS=VG

จะได้ค่า VGS=VG ที่ ID=0 mA

2. เมือ่ VGS=0 V VG-VGS
RS
ID=

ID= VG
RS

จะได้ค่า ID= VG⁄RS ที่ VGS=0 V

ID

IDSS

Q VVCC

-VGS 0 VGS

รูปที่ 6.21 แสดงการหาเสน้ โหลดไฟตรงและการทางาน (Q-Point)
ของวงจรไบอสั เจเฟตแบบแบ่งแรงดนั

ที่มา : นภัทร วัจนเทพพนิ ทร.์ อปุ กรณ์อิเล็กทรอนกิ ส.์ สกายบุ๊กส์, 2538. หน้า 230.

นายเอกนรนิ พลาชีวะ | วิทยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 29

วิชา การวเิ คราะหว์ งจรอเิ ล็กทรอนิกส์ (รหสั วิชา 3105-1003)

3. จากรูปท่ี 6.21 แสดงการลากเส้นตรงผ่านจุดค่าในข้อท่ี 1 และ 2 จะได้เส้นโหลดไฟตรงและ
ลากตัดกับกราฟคุณลักษณะการถ่ายโอนของเจเฟต จะได้จุดการทางานของวงจร (Q-Point) ซ่ึงจะ
สามารถทราบคา่ ID และ VGS

ตัวอยา่ งที่ 6.8 จากวงจรในรูปท่ี 6.22 เปน็ วงจรไบอสั เจเฟตแบบแบ่งแรงดัน จงหาจุดการทางานของ
วงจรโดยใช้กราฟในรูปที่ 6.23 ช่วยในการคานวณเพื่อหาค่า ID และ VGS

+18 V

R1 RD VO
C1 C2
Vi
RS
R2

รปู ท่ี 6.22 วงจรไบอัสเจเฟตแบบ Voltage Divider
ID
5.5 mA

VGS 0
-4.5 V

รูปที่ 6.23 กราฟคณุ ลักษณะการถ่ายโอนของวงจรไบอัสเจเฟตแบบ Voltage Divider

นายเอกนริน พลาชวี ะ | วิทยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 30

วิชา การวิเคราะห์วงจรอเิ ลก็ ทรอนิกส์ (รหัสวชิ า 3105-1003)

วิธีทา 1. ท่ี ID=0 mA VGS=VG= (R1R+2R2) VDD

VGS = (2.2 2.2 M M) (18 V)
M+2.2

VGS=4 V
จุดที่ 1 เมอื่ ID=0 mA จะได้ VGS=4 V

2. เม่อื VGS=0 V

ID= VG-VGS
RS

ID= VG
RS

4V
ID= 3.3 k

ID=1.2 mA

จดุ ท่ี 2 เมอื่ VGS=0 V จะได้ ID=1.2 mA
3. ลากเส้นโหลดไฟตรงตัดที่จุดท่ี1 และ 2 ดังแสดงในรูปท่ี 6.24 เพื่อหาจดุ การทางานของวงจร

(Q-Point) จะไดค้ า่ ดงั นี้

ID=1.8 mA ตอบ

VGS=-1.6 V ตอบ

นายเอกนริน พลาชีวะ | วทิ ยาลัยเทคนิคฉะเชงิ เทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 31

วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนกิ ส์ (รหัสวชิ า 3105-1003)

ID
5.5 mA

Q 8 mA
1.2 mA

VGS -1.6 V 0 4V
-4.5 V

รูปท่ี 6.24 จุดการทางานของวงจร (Q-Point)

6.3 โครงสร้างและคุณสมบตั ขิ องมอสเฟต

มอสเฟตจะแตกตา่ งจากเจเฟตที่โครงสรา้ งภายใน กรณเี จเฟตระหว่างขาเกตกบั ช่องทางการไหล
ของกระแสไฟฟ้ามีโครงสร้างเป็นรอยต่อพี-เอ็น แต่มอสเฟตน้ันระหว่างเกตกับช่องทางการไหลของ
กระแสไฟฟ้ามีโครงสร้างเป็นช้ัน (Layer) ของซิลิคอนไดออกไซด์ (SiO2) โครงสร้างของ MOSFET มีอยู่
2 แบบคือ ดีพลีชั่น (Depletion) และเอนฮานซ์เมนต์ (Enhancement) ซ่ึงแต่ละแบบยังแบ่งตามชนิด
ของสารก่ึงตัวนาไดเ้ ป็น 2 ชนิด คือ N-Channel และ P-Channel

6.3.1 ดพี ลชี ่นั มอสเฟต (Depletion MOSFET)
โครงสร้างพื้นฐานของดีพลีช่ันมอสเฟต ถ้าเป็นชนิด N-Channel ช่องทางเดินกระแสระหว่างขาเดรน
และขาซอร์ส จะเปน็ สารก่งึ ตัวนาชนิด N และมีวัสดุฐานรอง (Substrate) เป็นสารกึ่งตัวนาชนิดตรงข้าม
และถา้ เปน็ ชนดิ P-Channel ช่องทางเดินกระแสระหว่างขาเดรนและขาซอร์ส จะเป็นสารกึ่งตัวนาชนิด
P และมวี ัสดฐุ านรอง (Substrate) เปน็ สารกงึ่ ตวั นาชนิดตรงข้ามและมีขาเกตติดอยู่ระหว่างช่องทางการ
เดนิ กระแส โดยมซี ิลิคอนไดออกไซด์ (SiO2) กั้นระหว่างขาเกตกับช่องทางการเดินกระแสไฟฟ้า ดังแสดง
ในรูปที่ 6.25

นายเอกนริน พลาชีวะ | วทิ ยาลัยเทคนคิ ฉะเชงิ เทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 32

วิชา การวเิ คราะห์วงจรอเิ ลก็ ทรอนกิ ส์ (รหัสวิชา 3105-1003)

Drain; D
Gate; G

N

P

N

Source; S
Gate; G (ก) N-Channel
Drain; D


P

N

P

Source; S
(ข) P-Channel
รูปท่ี 6.25 แสดงโครงสรา้ งพื้นฐานดพี ลชี ั่นมอสเฟต

ท่ีมา : นภทั ร วัจนเทพพนิ ทร.์ อปุ กรณอ์ เิ ล็กทรอนิกส์. สกายบุ๊กส์, 2538. หนา้ 232

ดีพลีช่ันมอสเฟตทางานได้ 2 ลักษณะคือ ดีพลีชั่นโหมด (Depletion Mode) เป็นการทางานท่ี
ควบคุมกระแสเดรนด้วยแรงดันที่เป็นลบและเอนฮานซ์เมนต์โหมด (En-hancement Mode) การ
ควบคุมกระแสเดรนดว้ ยแรงดนั ท่ีเป็นบวก

ดพี ลีช่ันโหมด (Depletion Mode) เป็นการทางานของดพี ลีชั่นมอสเฟตท่ีอาศัยหลักการของตัว
เก็บประจุคือ ท่ีขาเกตของดีพลีช่ันมอสเฟตเป็นโลหะและมีฉนวน (ซิลิคอนไดออกไซด์ (SiO2)) กั้น
ระหว่างเพลทของเกตกบั ชอ่ งทางการไหลกระแสเมื่อให้แรงดันที่ขาเกตเป็นลบ (-V ) จะเกิดประจุลบท่ี

GG

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 33

วิชา การวเิ คราะห์วงจรอเิ ลก็ ทรอนกิ ส์ (รหัสวิชา 3105-1003)

ขาเกตและประจุบวกที่ช่องทางการไหลกระแสภายในตัวดีพลีช่ันมอสเฟต ประจุบวกน้ีจะทาให้ช่องทาง
การไหลกระแสระหว่างขาเดรนและขาซอร์สแคบลงทาให้กระแสเดรน (ID) ไหลได้น้อย แต่ถ้าให้
VGG=0 V กระแสเดรน (ID) จะไหลได้สูงสุด ดังน้ันสามารถควบคุมกระแสเดรน (ID) ได้ด้วยค่าแรงดันที่
ขาเกตระหวา่ งคา่ ของ VGGเทา่ กับ VGS(off) จนถงึ 0 V ดงั แสดงในรูปที่ 6.26

RD - ID +

-+ N

-+ P + VDD
-+ -
- -+

VGG + N

รูปที่ 6.26 Depletion Mode : VGS Negative and Less then VGS(off)

ทม่ี า : นภัทร วัจนเทพพินทร์. อปุ กรณ์อิเล็กทรอนิกส์. สกายบุ๊กส,์ 2538. หนา้ 232

เอนฮานซ์เมนตโ์ หมด (Enhancement Mode) การใหแ้ รงดนั ท่ขี าเกตดพี ลีชนั่ มอสเฟตเป็นบวก

เกตจะไดร้ ับประจบุ วกจากแหล่งจ่าย VGG ทาให้ในช่องทางการไหลของกระแสเป็นประจุลบ ซึ่งช่องทาง
ไหลกระแสไม่มีประจุชนิดตรงข้ามที่จะทาให้ช่องทางการไหลกระแสแคบลงจึงทาให้กระแสเดรนไหลได้

จานวนมาก และถ้า VGG=0 V จะทาให้กระแสเดรนไหลน้อยลง

RD - ID

N

++ ---- P +
+ -
VGG + + VDD
-
N

รปู ท่ี 6.27 Enhancement Mode : VGS Positive

ทม่ี า : นภัทร วัจนเทพพินทร์. อุปกรณ์อเิ ลก็ ทรอนกิ ส.์ สกายบกุ๊ ส,์ 2538. หนา้ 232

สัญลกั ษณข์ องดีพลีช่ันมอสเฟตทง้ั ชนิด N-Channel และ P-Channel

นายเอกนรนิ พลาชีวะ | วิทยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 34

Drain; D วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนกิ ส์ (รหสั วชิ า 3105-1003)

Drain; D

Gate; G Gate; G

Source; S Source; S

(ก) N-Channel (ข) P-Channel

รูปท่ี 6.28 แสดงสัญลกั ษณ์ของดีพลีช่นั มอสเฟตทั้ง N-Channel และ P-Channel

6.3.2 เอนฮานซ์เมนต์มอสเฟต (Enhancement MOSFET)
เอน ฮา น ซ์ เม น ต์ มอส เ ฟต จ ะทา ง า นใ น ลั กณ ษ ะเ อน ฮา น ซ์ เม น ต์ โห ม ด เพี ย ง ลัก ษ ณ ะเ ดี ย ว
ไม่สามารถทางานในดีพลีช่ันโหมดได้ โครงสร้างของเอนฮานซ์เมนต์มอสเฟตแตกต่างจากดีพลีช่ันมอส
เฟตตรงท่ีช่องทางเดนิ กระแสจะถกู สร้างขึ้นดว้ ยการจ่ายแรงดันไบอัสที่ขาเกต ในสภาวะท่ีขาเกตไม่ได้รับ
แรงดันไบอัสก็จะไม่มีช่องทางการเดินของกระแสระหว่างขาเดรนและขาซอร์ส ดังแสดงในรูปที่ 6.28
เปน็ เอนฮานซเ์ มนต์มอสเฟตชนดิ N-Channel ซงึ่ จะเหน็ ว่าขาเดรนและขาซอร์สเป็นสารก่ึงตัวนาชนิด N
แต่ไม่มีช่องทางตอ่ ถงึ กนั สารกึ่งตัวนาชนิด P เปน็ วัสดุฐานรองและระหวา่ งขาเกตกับขาซอร์สมีฐานรองมี
ซิลคิ อนไดออกไซดเ์ ป็นฉนวนกั้นกลาง

Drain; D

N
Gate; G P

N

Source; S
รูปท่ี 6.29 โครงสรา้ งภายในของเอนฮานซเ์ มนตม์ อสเฟต N-Channel

ที่มา : นภัทร วัจนเทพพินทร.์ อปุ กรณ์อิเล็กทรอนกิ ส์. สกายบุ๊กส,์ 2538. หน้า 233.

นายเอกนรนิ พลาชวี ะ | วิทยาลัยเทคนิคฉะเชิงเทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 35

วิชา การวเิ คราะห์วงจรอเิ ลก็ ทรอนิกส์ (รหัสวชิ า 3105-1003)

การทางานในเอนฮานซ์เมนต์โหมดต้องจัดไบอัสด้วยแรงดันบวก เกตได้รับแรงดันบวกท่ีเพลท
ของเกตจะเกดิ ประจบุ วก และวัสดฐุ านรองของเอนฮานซ์เมนตม์ อสเฟตจะเกิดประจุลบข้ึนตามคุณสมบัติ
ของตัวเก็บประจุ ดังน้ันประจุลบนี้จะเหนี่ยวนาขึ้นเป็นช่องทางการไหลของกระแสเดรนกับซอร์ส
กระแสจะไหลได้มากหรอื น้อยข้นึ อยกู่ ับขนาดของแรงดันท่ขี าเกต

ID RD

N +
+ -
+ --- P
VGG - +++ - N

รปู ที่ 6.30 แสดงการเกดิ ช่องทางการไหลของเอนฮานซ์เมนต์มอสเฟต

ทีม่ า : นภทั ร วจั นเทพพนิ ทร์. อุปกรณ์อิเลก็ ทรอนิกส์. สกายบุก๊ ส์, 2538. หน้า 233.

สัญลักษณข์ องเอนฮานซเ์ มนต์มอสเฟตทั้งชนดิ N-Channel และ P-Channel

Drain; D Drain; D

Gate; G Gate; G

Source; S Source; S

(ก) N-Channel (ข) P-Channel

รูปที่ 6.31 แสดงสัญลกั ษณ์ของเอนฮานซเ์ มนตม์ อสเฟต

นายเอกนรนิ พลาชวี ะ | วทิ ยาลัยเทคนคิ ฉะเชิงเทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 36

วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนกิ ส์ (รหัสวชิ า 3105-1003)

6.3.3 ความหมายและคุณสมบัตขิ องพารามิเตอร์ของมอสเฟต
คณุ ลกั ษณะการถา่ ยโอนของดพี ลชี ่ันมอสเฟต

ID ID

IDSS IDSS

IDSS IDSS

-VGS 0 0 +VGS
VGS(off)
VGS(off)
(ก) N-Channel
(ข) P-Channel

รูปท่ี 6.32 กราฟคุณลักษณะการถ่ายโอนของดีพลชี ่ันมอสเฟตชนิด N-Channel และ P-Channel

จากรปู ท่ี 6.32 แสดงกราฟคุณลักษณะการถ่ายโอนของดีพลีชั่นมอสเฟตชนิด N-Channel และ

P-Channel ที่จุด VGS=0 V ของกราฟจะได้ค่าของ ID=IDSS และเมื่อ ID=0 จะได้ค่า VGS(off) ซ่ึงถ้ากรณี
เปน็ N-Channel คา่ ของ VGS(off) จะเปน็ ลบและถา้ กรณีเปน็ P-Channel คา่ ของ VGS(off) จะเป็นบวก
กราฟของกระแสเดรนจะมีรปู แบบเหมือนกบั โคง้ พาราโบลา ดงั นั้นสามารถหาค่า ID ได้ดังน้ี

ID=IDSS [1- VGS 2 …6.22
VGS(off)
]

เมอ่ื ID คอื กระแสเดรน มีหนว่ ยเป็นแอมป์แปร (A)

IDSS คอื กระแสเดรนอิ่มตัวท่ี VGS=0 V มหี นว่ ยเปน็ แอมป์แปร (A)

VGS คือ แรงดนั ระหว่างเกตกับซอร์ส มหี นว่ ยเปน็ โวลท์ (V)

VGS(off) คอื แรงดนั ระหวา่ งเกตกับซอร์สที่ทาเฟตหยุดนากระแส มีหนว่ ยเป็นโวลท์ (V)

นายเอกนรนิ พลาชีวะ | วิทยาลัยเทคนคิ ฉะเชงิ เทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 37

วิชา การวิเคราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหัสวชิ า 3105-1003)

คณุ ลักษณะการถ่ายโอนของเอนฮานซ์เมนต์มอสเฟต

ID

0 VGS(th) +VGS -VGS VGS(th) 0

(ก) N-Channel (ข) P-Channel

รปู ท่ี 6.33 แสดงคุณลักษณะการถา่ ยโอนของเอนฮานซเ์ มนตม์ อสเฟต

จากรปู ที่ 6.33 แสดงคุณลักษณะการถา่ นโอนของเอนฮานซ์เมนต์มอสเฟต เน่อื งจากเอนฮานซ์

เมนต์มอสเฟตทางานในโหมดเอนฮานซ์เมนต์เท่าน้ัน จึงเป็นผลให้เอนฮานซ์เมนต์มอสเฟตชนิด N-

Channel ตอ้ งการแรงดนั ทเ่ี กตเปน็ บวกและเอนฮานซเ์ มนต์มอสเฟตชนิด P-Channel ต้องการแรงดันท่ี

เกตเปน็ ลบ

จากกราฟจะพบว่า ID=0 mA เม่ือ VGS=0 V และค่า VGS(off) ไม่ใช่คาพารามิเตอร์ท่ีสาคัญท่ีใช้
ควบคุมเอนฮานซ์เมนต์มอสเฟตซงึ่ แตกต่างจากเจเฟตและดีพลชี ัน่ มอสเฟต

จากกราฟจะเหน็ ว่า ID จะเรมิ่ มีคา่ มากกวา่ ศนู ย์ท่คี า่ แรงดัน Gate to Source ค่าหนึ่งจากกราฟ
คอื จุด VGS(th) เรยี กวา่ แรงดันเทรชโฮลด์ (Threshold Voltage) ซึ่งจะเกิดกระแสเดรนขน้ึ กต็ ่อเม่ือ VGS
มคี า่ เทา่ กบั จดุ VGS(th) นี้ค่าของกระแสเดรน ID จากกราฟเป็นลักษณะพาราโบลา สามารถคานวณหาค่า
ID ได้ดงั นี้

ID=K[VGS-VGS(th)]2 …6.23

เมือ่ ID คอื กระแสเดรน มีหน่วยเปน็ แอมป์แปร์ (A)

VGS คือ แรงดันระหวา่ งเกตกบั ซอร์ส มีหน่วยเป็นโวลท์ (V)

VGS(th) คือ ค่าแรงดันเทรชโฮลด์ มีหนว่ ยเปน็ โวลท์ (V)

K คือ ค่าคงทขี่ องโครงสรา้ งมอสเฟต มีหนว่ ยเป็นแอมป์แปร์ต่อโวลทย์ กกาลังสอง

(A/V2)

นายเอกนรนิ พลาชวี ะ | วทิ ยาลัยเทคนิคฉะเชิงเทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 38

วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหสั วิชา 3105-1003)

ค่า K คอื ค่าคงทข่ี องโครงสร้างมอสเฟตโดยมอสเฟตแตล่ ะเบอร์จะมีคา่ คงท่ีนแี้ ตกต่างกันไป คา่

ของ K หาไดจ้ าก Data Sheet ท่ีมาจากโรงงานผผู้ ลติ ทีจ่ ะใหค้ ่าของ ID ท่อี าจเรยี กว่าค่า ID(on) และจะ

บอกคา่ VGS(on) มาให้ K= ID(on)

[VGS(on)-VGS(th)]2 …6.24

เมอื่ K คอื คา่ คงที่ของโครงสร้างมอสเฟต มีหน่วยเป็นแอมปแ์ ปร์ต่อโวลท์ยกกาลังสอง
(A/V2)

ID(on) คือ คา่ กระแสที่มคี วามสัมพนั ธก์ บั แรงดันของกราฟคุณลกั ษณะของมอสเฟต
มีหน่วยเปน็ แอมป์แปร (A)

VGS(on) คือ ค่าแรงดนั ท่ีมคี วามสัมพนั ธก์ ับแรงดันของกราฟคณุ ลักษณะของมอสเฟต
มหี นว่ ยเป็นโวลท์ (V)

VGS(th) คอื ค่าแรงดนั เทรชโฮลด์ มหี น่วยเป็นโวลท์ (V)

ตวั อย่างที่ 6.1 ดพี ลชี ่นั มอสเฟตตวั หนึ่งมีค่า IDSS=20 mA และ VGS(off)=-16 V จงคานวณหาคา่
ดังต่อไปน้ี

(1) บอกชนิดของดีพลีชนั่ มอสเฟต

(2) คา่ ID ที่ VGS=-6 V

(3) คา่ ID ท่ี VGS=+3 V
วธิ ีทา

(1) ดพี ลีชนั่ มอสเฟตตวั น้ีเป็นชนดิ N-Channel เพราะทางานทีค่ ่า VGS(off) มคี ่าเป็นลบ ตอบ

(2) หาค่า ID ที่ VGS=-3 V

จากสมการที่ 6.22 แทนคา่ จากโจทย์ลงในสมการเพ่ือหาค่ากระแสเดรนจะได้ดงั นี้

ID=IDSS [1- VGS 2
VGS(off)
]

ID=(20 mA) [1- --166VV]2

ID=7.8 mA ตอบ

นายเอกนรนิ พลาชีวะ | วิทยาลยั เทคนคิ ฉะเชงิ เทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 39

วิชา การวิเคราะห์วงจรอเิ ลก็ ทรอนกิ ส์ (รหสั วิชา 3105-1003)

(3) หาค่า ID ที่ VGS=+3 V ตอบ
จากสมการท่ี 6.22 แทนคา่ จากโจทยล์ งในสมการเพ่ือหาค่ากระแสเดรนจะได้ดังนี้

ID=IDSS [1- VGVSG(oSff)]2

ID=(20 mA) [1- -316VV]2

ID=28.20 mA

ตวั อย่างที่ 6.2 เอนฮานซ์เมนต์มอสเฟตตัวหนึ่งมีค่าใน Data Sheet ดังนี้ ID(on)=6 mA , VGS(on)=20 V

และ VGS(th)=10 V จงคานวณหาคา่ กระแสเดรนเม่อื VGS=8 V
วธิ ที า การหาค่ากระแสเดรนของเอนฮานซ์เมนตม์ อส ใช้สมการท่ี 6.23 ซ่ึงจะต้องหาค่า K ก่อน โดยใช้

สมการท่ี 6.24 ID(on)
[VGS(on)-VGS(th)
K= ]2

K= [20 6 mA V]2
V-10

6 mA
K= [10 V]2

K= 6 mA
100 V

K=0.06 mA/V2

จากนน้ั หาคา่ ID ท่ี VGS=12 V ได้จากสมการท่ี 6.23 ดังน้ี
ID=K[VGS-VGS(th)]2

ID=(0.06 mA/V2)[12 V-10 V]2

ID=(0.06 mA/V2)[2 V]2

ID=(0.06 mA/V2)(4 V2)

ID=0.24 mA ตอบ

นายเอกนริน พลาชวี ะ | วิทยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 40

วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนิกส์ (รหัสวชิ า 3105-1003)

6.3.4 การไบอสั ดพี ลชี น่ั มอสเฟต
เน่ืองจากดีพลีช่ันมอสเฟตจะทาได้งานได้ด้วยแรงดันท่ีจ่ายให้กับขาเกตและขาซอร์สท่ีเป็นบวก
หรือลบก็ได้ วิธีท่ีการไบอัสดีพลีชั่นมอสเฟตจึงทาได้โดยไบอัสด้วยแรงดันศูนย์ (Zero Biasing) คือ

VGS=0 V จากวงจรแสดงในรปู ท่ี 6.34 กรณนี ้ี VGS=0 V และ ID=IDSS ดังนั้น

VDS=VDD-IDSSRD …6.25
+VDD

RD
D

VG ≈ 0V G IDSS
RG VGS ≈ 0V S

รูปท่ี 6.34 แสดงวงจรไบอสั ดีพลีช่ันมอสเฟตแบบ Zero Biasing≈

6.3.5 การไบอัสเอนฮานซ์เมนต์มอสเฟต
การจ่ายแรงดนั ไบอัสเพื่อทาการควบคมุ แรงดัน VGS ให้มคี ่ามากกว่าแรงดัน Threhold
(VGS(th))สามารถจดั วงจรไบอสั เอนฮานซเ์ มนตม์ อสเฟตได้ 2 แบบ คอื วงจรไบอสั แบบแบ่งแรงดันและ
วงจรไบอสั ดว้ ยการป้อนกลบั ที่เดรน
1 วงจรไบอสั เอนฮานซ์เมนต์มอสเฟตแบบแบง่ แรงดนั (Voltage Divider Bias)

นายเอกนรนิ พลาชวี ะ | วทิ ยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 41

วิชา การวเิ คราะห์วงจรอเิ ล็กทรอนกิ ส์ (รหัสวชิ า 3105-1003)

+VDD

R1 RD
D

G

R2 S

รูปที่ 6.36 แสดงวงจรไบอสั เอนฮานซ์เมนต์มอสเฟตแบบแบ่งแรงดัน

จากรูปที่ 6.36 วงจรไบอสั เอนฮานซเ์ มนต์มอสเฟตแบบแบ่งแรงดันโดยใช้ R1 และ R2 เป็นตัว

ควบคมุ แรงดนั VGS สามารถหาค่าของ VGS ไดด้ ังนี้

VGS= ( R2 ) VDD …6.26

R1+R2

VDS=VDD-IDRD …6.27

2 วงจรไบอสั เอนฮานซเ์ มนตม์ อสเฟตแบบการป้อนกลับทีเ่ ดรน (Drain Feedback Bias)

+VDD

RG RD
D

G VDS
VGS S

รปู ที่ 6.37 แสดงวงจรไบอัสเอนฮานซ์เมนต์มอสเฟตแบบการปอ้ นกลบั ท่ีเดรน

นายเอกนริน พลาชีวะ | วิทยาลยั เทคนิคฉะเชงิ เทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 42

วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนกิ ส์ (รหสั วิชา 3105-1003)

จากวงจรในรปู ที่ 6.37 เป็นวงจรไบอัสเอนฮานซ์เมนตม์ อสเฟตแบบการป้อนกลับทเ่ี ดรน โดย

การต่อตวั ตา้ นทาน RG เข้ากบั ขาเดรนของฮานซ์เมนตม์ อสเฟตดังนัน้ สามารถหาคา่ ของ VGS ได้ดงั น้ี

VGS=VDS …6.28

ตัวอยา่ งที่ 6.3 จากวงจรในรูปที่ 6.38 วงจรไบอสั เอนฮานซเ์ มนต์มอสเฟตแบบการป้อนกลบั ทีเ่ ดรน

กาหนดคา่ ดังนี้ ID=5 mA , VGS(th)=1 V , VDD=5 V และ K=1 mA/V2จงคานวณหาค่าตวั ต้านทาน RD

+ +VDD
5V
RD -

D

G

S

รูปที่ 6.38 วงจรไบอัสเอนฮานซเ์ มนตม์ อสเฟตแบบการป้อนกลับที่เดรน

วิธที า สามารถนาสมการที่ 6.23 มาหาค่า VGS ไดโ้ ดยยา้ ยขา้ งสมการดังต่อไปนี้
ID=K[VGS-VGS(th)]2

ID = [VGS-VGS(th)]2
K

√ ID =VGS -VGS(th)
K

VGS=√ ID +VGS(th)
K

จากน้ันแทนคา่ ตวั แปรต่างๆ ลงในสมการเพ่อื หาค่า VGS ไดด้ ังน้ี

VGS=√1 5 mA +1V
mA/V2

VGS=3.2 V

นายเอกนริน พลาชวี ะ | วทิ ยาลัยเทคนคิ ฉะเชิงเทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 43

วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหสั วิชา 3105-1003)

หาคา่ แรงดนั VDS ไดจ้ ากสมการท่ี 6.28 VGS=VDS
ดังน้ันจะได้วา่

VGS=VDS=3.2 V
เม่อื ทราบแรงดนั VDS แล้วสามารถหาคา่ RDไดด้ งั นี้
VDD-VDS
RD= ID

แทนคา่ ลงในสมการ 5 V-3 V
0.5 mA
RD =

RD=4 k ตอบ

ตัวอย่างท่ี 6.4 จากวงจรในรูปที่ 6.39 วงจรไบอสั ดพี ลีชนั่ มอสเฟตแบบ Zero Biasing กาหนดคา่ ดังน้ี
VGS(off)=-4 V และ IDSS=6 mA จงคานวณหาคา่ แรงดันระหวา่ งขาเดรนและซอร์ส

+12 V

G RD
D
RG
10 MΩ S

รปู ท่ี 6.39 วงจรไบอัสดพี ลีชนั่ มอสเฟตแบบ Zero Biasing

วธิ ที า หาค่าแรงดันระหว่างขาเดรนและซอรส์ ได้จากสมการที่ 6.27 ดงั น้ี
VDS=VDD-IDSSRD

แทนคา่ ลงในสมการ
VDS=12 V - (6mA) (620 )

VDS=8.28 V ตอบ

นายเอกนริน พลาชีวะ | วทิ ยาลัยเทคนคิ ฉะเชิงเทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 44

วิชา การวิเคราะห์วงจรอเิ ล็กทรอนิกส์ (รหสั วิชา 3105-1003)

ตวั อย่างที่ 6.6 จากวงจรในรูปท่ี 6.40 กาหนดคา่ ดังนี้ ID(on)=6 mA ที่ VGS(on)=10 V และVGS(th)=8 V
จงคานวณหาคา่ ID และ VDS เมื่อ VGS=12 V

VDD = 24V

R1 1RDkΩ
10 kΩ

R2
15 kΩ

รูปที่ 6.40 วงจรไบอัสเอนฮานซ์เมนซม์ อสเฟตแบบแบ่งแรงดัน

วิธที า จากสมการที่ 6.26 สามารถหาคา่ VGS ไดด้ งั นี้
VGS= (R1R+2R2) VDD

VGS= (10 15 k k) (24 V)
k+15

VGS=14.4 V

หาคา่ K เพ่ือจะนาไปหาค่า IDโดยใช้สมการที่ 6.24
ID(on)
K= [VGS(on)-VGS(th) ]2

6 mA
K= [10 V-8V]2

K= 6 mA
[2V]2

นายเอกนริน พลาชวี ะ | วทิ ยาลยั เทคนคิ ฉะเชิงเทรา

เอกสารประกอบการเรยี น Characteristic And Analysis FET DC Bias Circuit 45

วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหัสวิชา 3105-1003)

K= 6 mA
4 V2

K= 1.5 mA⁄V2

หาคา่ ID ที่ VGS=12 V ได้ดังนจี้ ากสมการท่ี 6.23 ตอบ
ID=K[VGS-VGS(th)]2 ตอบ

ID= (1.5 mA⁄V2 )[12 V-8 V]2

ID=0.024 mA
หาคา่ VDS สามารถหาไดจ้ ากสมการที่ 6.27 ดังน้ี

VDS=VDD-IDRD

VDS=24 V-(0.024 mA)(1 k)
VDS=23.9 V

สรปุ
การทางานของเจเฟต ไม่ว่าจะมีโครงสร้างแบบใดก็ตาม การไหลของกระแสเดรน(ID) ผ่านแท่ง

สารกึ่งตัวนา จะขึ้นอยู่กับแรงดันไบอัส ระหว่างเกตกับซอส (VGS) ในกรณีของเจเฟต ปริมาณของ
กระแส เดรน (ID) จะถูกควบคุมด้วยความกว้างของ Depletion Region ของรอยตอ่ P-N ซึ่งแรงดัน
ไบอสั VGS จะทาใหค้ วามกว้างของ Depletion Region เปลี่ยนแปลงไป สามารถหาค่ากระแสเดรน
(ID) ไดจ้ ากสมการ

ID = IDSS [1- VGVSG(oSff)]2

มอสเฟตสามารถแบ่งไดเ้ ป็น 2 ประเภท ได้แก่ มอสเฟตแบบดีพลีช่ัน (Depletion) และ มอสเฟ
ตแบบเอ็นฮานซ์เม็นต์ (Enhancement) มอสเฟตแต่ละประเภทยังสามารถแบ่งย่อยได้อีก 2 ชนิด คือ
มอสเฟตชนิดเอ็น ซ่ึงมีประจุพาหะอิเล็กตรอนเป็นตัวนากระแส และมอสเฟตชนิด พี ซ่ึงมีประจุพาหะ
โฮลเป็นตัวนากระแส มอสเฟต คืออุปกรณ์สารกึ่งตัวนาที่ถูกนาไปต่อเป็นวงจรขยายสัญญาณ และวงจร
สวิตช์ อิเล็กทรอนิกส์ กระแสที่ไหลผ่านตัวมอสเฟตจะถูกควบคุมด้วยแรงดัน VGS เมื่อป้อนแรงดัน VGS
มากกว่าแรงดันเทรซโฮล มอสเฟตจงึ จะมกี ระแสไหล และไหลคงที่เม่ือมอสเฟตทางานในย่านอ่ิมตัว การ

นายเอกนริน พลาชีวะ | วิทยาลยั เทคนิคฉะเชิงเทรา

เอกสารประกอบการเรียน Characteristic And Analysis FET DC Bias Circuit 46

วิชา การวเิ คราะห์วงจรอเิ ลก็ ทรอนิกส์ (รหัสวชิ า 3105-1003)

นามอสเฟตไปต่อเป็นวงจรขยายจะต้องถูกไบอัสให้เหมาะเพื่อไม่ให้วงจรขยายสัญญาณผิดเพี้ยน ดังนั้น
สามารถหาค่า ID ไดด้ งั นี้

ID=IDSS [1- VGS ]2 มอสเฟตแบบดีพลีชั่น (Depletion)

VGS(off)

ID=K [VGS-VGS(th)]2 มอสเฟตแบบเอ็นฮานซ์เมน็ ต์ (Enhancement)

นายเอกนริน พลาชวี ะ | วทิ ยาลัยเทคนคิ ฉะเชงิ เทรา

Characteristic And Analysis FET DC Bias Circuit 47

เอกสารประกอบการเรียน วิชา การวิเคราะหว์ งจรอเิ ลก็ ทรอนกิ ส์ (รหสั วชิ า 3105-1003)

แบบฝึกหัด

แบบฝกึ หดั หน่วยที่ 6 คณุ สมบตั ิและการวเิ คราะห์การทางานของ เฟตทางดา้ นไฟฟา้ กระแสตรง
(Characteristic And Analysis FET DC Bias Circuit)

คาสั่ง จงตอบคาถามใหส้ มบูรณ์และถูกต้อง ใช้เวลาทาแบบฝกึ หัด 20 นาที (คะแนนเตม็ 10 คะแนน)

1. อธิบายหลกั การทางานของเจเฟต

…………………………………………………………………………………………………………………………………………………

…………………………………………………………………………………………………………………………………………………

…………………………………………………………………………………………………………………………………………………

…………………………………………………………………………………………………………………………………………………

…………………………………………………………………………………………………………………………………………………

…………………………………………………………………………………………………………………………………………………

2. จากรปู ท่ี 1 เปน็ วงจร Fixed Bias Circuit N-Channel J-FET จงคานวณหาค่าต่าง ๆ

ดังต่อไปนี้

(1) VGS VDD = 14 V
(2) ID
(3) VDS
(4) VD
(5) VG
(6) VS

1.8RDkW
IDSS = 12 mA
1 MRWG VP = -4 V

- 1.5 V

รูปท่ี 1 วงจร Fixed Bias Circuit N-Channel J-FET

|

Characteristic And Analysis FET DC Bias Circuit 48

เอกสารประกอบการเรียน วิชา การวิเคราะห์วงจรอเิ ล็กทรอนกิ ส์ (รหสั วิชา 3105-1003)

…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………

3. จากรปู ท่ี 2 เปน็ วงจร Self Bias Circuit N-Channel J-FET กาหนดให้ VS=1.7 V จงคานวณหาคา่
ต่าง ๆ ดังตอ่ ไปน้ี

(1) ID
(2) VGS
(3) IDSS
(4) VD
(5) VDS

18 V

R2DkΩ

VP = -4V
RG VS = 1.7V
1 MΩ R1S50 Ω

รปู ที่ 2 วงจร Self Bias Circuit N-Channel J-FET

|

Characteristic And Analysis FET DC Bias Circuit 49

เอกสารประกอบการเรยี น วิชา การวเิ คราะหว์ งจรอเิ ลก็ ทรอนิกส์ (รหัสวชิ า 3105-1003)

…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………

3. จากรูปท่ี 3 เปน็ วงจร Voltage Divider Bias Circuit ชนดิ N-Channel จงคานวณหาคา่ RS

16 V

R1 R2DkΩ
36 kΩ
VD = 10V

R2 RS
12 kΩ

รูปท่ี 3 วงจร Voltage Divider Bias Circuit ชนดิ N-Channel

|

Characteristic And Analysis FET DC Bias Circuit 50

เอกสารประกอบการเรยี น วิชา การวิเคราะห์วงจรอเิ ล็กทรอนิกส์ (รหัสวชิ า 3105-1003)

4. ดีพลชี น่ั มอสเฟตตวั หนึง่ มีค่า IDSS=8 mA และ VGS(off)=-5 V จงคานวณหาคา่ ดังต่อไปนี้
(1) บอกชนิดของดพี ลีช่ันมอสเฟต

(2) ค่า ID ที่ VGS=-4 V
(3) คา่ ID ที่ VGS=+4 V
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………

5. จากวงจรในรปู ที่ 4 วงจรไบอัสดพี ลีช่ันมอสเฟตแบบ Zero Biasing กาหนดคา่ ดังนี้

VGS(off)=-6 V และ IDSS=8 mA จงคานวณหาคา่ แรงดันระหวา่ งขาเดรนและซอรส์
+12 V

RD

G D+
VDS
RG
10 MΩ S

รปู ท่ี 4 วงจรไบอสั ดพี ลีชนั่ มอสเฟตแบบ Zero Biasing

|

Characteristic And Analysis FET DC Bias Circuit 51

เอกสารประกอบการเรยี น วิชา การวิเคราะหว์ งจรอเิ ล็กทรอนกิ ส์ (รหสั วิชา 3105-1003)

…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………

6. จากวงจรในรปู ที่ 5 กาหนดค่าดังน้ี ID(on)=3 mA ที่ VGS=6 V และ VGS(th)=2 V
จงคานวณหาค่า VGS และ VDS

R1 VDD = 12 V
10 MΩ RD
1 kΩ

R2
4.7 MΩ

รปู ที่ 5 จงจรไบอัสแบบแบ่งแรงดนั ของเอนฮานซเ์ มนตม์ อสเฟต

…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………

|

Characteristic And Analysis FET DC Bias Circuit 52

เอกสารประกอบการเรยี น วิชา การวิเคราะหว์ งจรอเิ ลก็ ทรอนกิ ส์ (รหัสวชิ า 3105-1003)

6. จากวงจรในรูปท่ี 6 กาหนดคา่ ดังนี้ VGS(th)=3 V จงคานวณหาค่ากระแสเดรน (ID)
+ 12 V

C1 RG =10 MW RD = 2.2 kW

+5 V C2

Output

รูปที่ 6 จงจรไบอัสแบบปอ้ นกลับท่เี ดรนของเอนฮานซ์เมนต์มอสเฟต
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………………………………………

|