E-MODUL ELEKTRONIK DIGITAL & APLIKASI (DEB 1143) FFAZREEN FARHANA H.A KHALID AZMANIRAH AB RAHMAN
Bahawasanya Negara Kita Malaysia mendukung cita-cita hendak: Mencapai perpaduan yang lebih erat dalam kalangan seluruh masyarakatnya: Memelihara satu cara hidup demokrasi: Mencipta satu masyarakat yang adil di mana kemakmuran negara akan dapat dinikmati bersama secara adil dan saksama: Menjamin satu cara yang liberal terhadap tradisi-tradisi kebudayaannya yang kaya dan pelbagai corak: Membina satu masyarakat progresif yang akan menggunakan sains dan teknologi moden: MAKA KAMI, rakyat Malaysia, berikrar akan menumpukan seluruh tenaga dan usaha kami untuk mencapai cita-cita tersebut berdasarkan prinsip-prinsip yang berikut: KEPERCAYAAN KEPADA TUHAN KESETIAAN KEPADA RAJA DAN NEGARA KELUHURAN PERLEMBAGAAN KEDAULATAN UNDANG-UNDANG KESOPANAN DAN KESUSILAAN (SUMBER: JABATAN PENERANGAN, KEMENTERIAN KOMUNIKASI DAN MULTIMEDIA MALAYSIA) RUKUN NEGARA
PRAKATA yukur ke hadrat Allah S.W.T kerana dengan limpah kurniaNya maka E-Modul Pembelajaran Elektronik Digital Dan Aplikasi (DEB 1143) Bagi Pelajar Kolej Vokasional berjaya dihasilkan dengan jayanya. Tujuan pembangunan E-Modul Pembelajaran ini adalah untuk menjadi salah satu alat bahan bantu mengajar dan panduan kepada pelajar di Kolej Vokasional khususnya yang mengambil Subjek Elektronik Digital Dan Aplikasi (DEB 1143) bagi pelajar jurusan Teknologi Elektronik untuk memahami isi pembelajaran berkaitan dengan Elektronik Digital dengan menggunakan platform yang menarik dan mudah difahami dan memotivasikan minat pelajar dalam melaksanakan konsep praktikal di dalam Elektronik Digital Dan Aplikasi. Semoga E-Modul ini dapat dijadikan panduan kepada pelajar dalam memahami pembelajaran secara teori dan teknik serta kaedah pembelajaran amali agar mampu meningkatkan keyakinan para pelajar berkaitan dengan pembelajaran. Pada kesempatan ini, saya ingin mengucapkan setinggi penghargaan dan terima kasih yang tidak terhingga kepada penyelia saya, Ts. Dr. Azmanirah Binti Ab Rahman di atas kepercayaan yang diberi serta tunjuk ajar dan bimbingan sepanjang dalam tempoh menyiapkan E-Modul Pembelajaran Elektronik Digital Dan Aplikasi (DEB 1143) Bagi Pelajar Kolej Vokasional ini. Sekian terima kasih. NUR FAZREEN FARHANA BINTI H.A KHALID
PENGENALAN E-Modul Pembelajaran Elektronik Digital Dan Aplikasi (DEB 1143) Bagi Pelajar Kolej Vokasional ini secara amnya merupakan satu panduan bagi memenuhi keperluan pelajar dalam mempelajari satu-satu topik berkaitan dengan Elektronik Digital Dan Aplikasi selaras dengan kehendak silibus yang telah ditetapkan oleh pihak tertentu. E-Modul Pembelajaran ini lebih khusus tertumpu kepada amali yang mengandungi enam sub-topik utama iaitu, Pengenalan kepada get logik asas, Gabungan get logik, Aplikasi get logik, Litar Flip Flop, Litar JK Flip Flop dan Litar D Flip Flop. Terdapat penambahan seperti Latihan pengukuhan dan aktiviti yang berkaitan dengan topik Elektronik Digital Dan Aplikasi. matlamat E-Modul Pembelajaran Elektronik Digital Dan Aplikasi (DEB 1143) Bagi Pelajar Kolej Vokasional ini bertujuan untuk membantu pelajar dalam memahami dan menguasai sebahagian daripada amali bagi topik di dalam Subjek Elektronik Digital Dan Aplikasi (DEB 1143). Antara topik yang terdapat dalam E-Modul Pembelajaran Elektronik Digital Dan Aplikasi (DEB 1143) Bagi Pelajar Kolej Vokasional ini adalah Pengenalan kepada get logik asas, Gabungan get logik, Aplikasi get logik, Litar Flip Flop, Litar JK Flip Flop dan Litar D Flip Flop. Selain itu, E-Modul Pembelajaran ini disusun berdasarkan sukatan KSKV dan topik pembelajaran yang bersesuaian dengan pembelajaran Elektronik Digital Dan Aplikasi (DEB 1143). Penggunaan setiap arahan kerja amali yang berkaitan ditunjukkan dengan jelas berpandukan gambar rajah supaya ia lebih membantu pelajar untuk memahami setiap sub topik yang dibincangkan.
1.0 Pengenalan 2.0 Teori UJIKAJI 2: GABUNGAN GET LOGIK 1.0 Tajuk 2.0 Objektif Pembelajaran 3.0 Aspek Keselamatan 4.0 Peralatan dan Bahan yang digunakan 5.0 Langkah Kerja isi kandungan RUKUN NEGARA PRAKATA PENGENALAN MATLAMAT PENGENALAN KEPADA GET LOGIK ASAS 1.0 Pengenalan 2.0 Teori UJIKAJI 1: GET LOGIK ASAS 1.0 Tajuk 2.0 Objektif Pembelajaran 3.0 Aspek Keselamatan 4.0 Peralatan dan Bahan yang digunakan 5.0 Langkah Kerja GABUNGAN GET LOGIK APLIKASI GET LOGIK 1.0 Pengenalan 2.0 Teori UJIKAJI 3: APLIKASI GET LOGIK DALAM SISTEM 1.0 Tajuk 2.0 Objektif Pembelajaran 3.0 Aspek Keselamatan 4.0 Peralatan dan Bahan yang digunakan 5.0 Langkah Kerja
1.0 Pengenalan 2.0 Teori UJIKAJI 5: LITAR JK FLIP FLOP 1.0 Tajuk 2.0 Objektif Pembelajaran 3.0 Aspek Keselamatan 4.0 Peralatan dan Bahan yang digunakan 5.0 Langkah Kerja RS FLIP FLOP 1.0 Pengenalan 2.0 Teori UJIKAJI 4: LITAR RS FLIP FLOP 1.0 Tajuk 2.0 Objektif Pembelajaran 3.0 Aspek Keselamatan 4.0 Peralatan dan Bahan yang digunakan 5.0 Langkah Kerja JK FLIP FLOP D FLIP FLOP 1.0 Pengenalan 2.0 Teori UJIKAJI 6: LITAR D FLIP FLOP 1.0 Tajuk 2.0 Objektif Pembelajaran 3.0 Aspek Keselamatan 4.0 Peralatan dan Bahan yang digunakan 5.0 Langkah Kerja latihan pengukuhan skema jawapan
PENGENALAN KEPADA GET LOGIK ASAS TOPIK 1
PENGENALAN KEPADA GET LOGIK ASAS PENGENALAN Apakah itu Get Logik Asas? Dalam dunia elektronik digital pada masa kini, maklumat yang dimiliki akan disimpan dalam bentuk bit (Binary). Elektronik digital dapat melakukan pelbagai operasi seperti penambahan, pengurangan, pendaraban dan pembahagian yang dipanggil sebagai Operasi Arimetik. Definisi bagi Get Logik Asas merupakan sebuah peranti yang dapat bertindak sebagai blok binaan untuk sebuah litar digital. Dalam litar, get logik akan membuat keputusan berdasarkan kepada isyarat yang diterima olehnya daripada masukan (Input). Kebanyakan get logik asas mempunyai dua masukan, namun terdapat juga yang memiliki lebih dari dua masukan dan hanya mempunyai satu masukan sahaja, bergantung kepada jenis get logik yang dicipta. Get logik asas adalah berdasarkan Algebra Boolean. Setiap terminal masukan akan berada dalam satu keadaan binari samada Tinggi “1” (High) atau Rendah “0” (Low). Setiap get logik asas mempunyai fungsi yang berbeza-beza dan akan menggunakan masukan dan keluaran yang berbeza, namun nombor Binary yang digunakan tetap sama mewakili kesemua operasi get logik asas. Kebanyakan peranti elektronik yang digunakan pada masa kini menggunakan atau mempunyai beberapa bentuk get logik asas didalamnya. Sebagai contoh, get logik asas sering digunakan dalam teknologi seperti telefon pintar, tablet atau di dalam peranti yang mempunyai simpanan memori. TEORI Terdapat beberapa get logik asas yang digunakan dalam litar elektronik, antaranya, Get DAN (AND Gate), Get ATAU (OR Gate), Get TAK (NOT Gate), Get TAK DAN (NAND Gate), Get TAK ATAU (NOR Gate), Get ESKLUSIF ATAU (EX-OR Gate) dan Get ESKLUSIF TAK ATAU (EX-NOR Gate). Kesemua jenis get logik asas ini mempunyai cara kendalian yang berbezabeza dan keluaran yang berbeza-beza. Mari kita mempelajari dengan lebih terperinci bagaimana ia beroperasi.
A B OUT 0 0 0 0 1 0 1 0 0 1 1 1 GET DAN (AND GATE) Untuk Get DAN (AND Gate) dengan 2 masukan (Input) dan 1 keluaran (Output), jika dalam keadaan kedua-dua masukannya dalam Tinggi “1” maka hasil kelauaran yang diperoleh akan menjadi Tinggi “1”. Manakala jika kedua-dua masukan dalam keadaan Rendah “0” atau dalam keadaan salah satu masukan dalam keadaan Rendah “0” maka kelauaran yang diperoleh adalah Rendah “0”. Get DAN boleh diterjemahkan kepada bentuk Matematik iaitu “Pendaraban”. Merujuk Rajah 2.1 di bawah menunjukkan simbol dan persamaan Boolean bagi Get DAN dan Jadual 2.1 merupakan jadual kebenaran bagi Get DAN. Persamaan Boolean Out = A.B Rajah 2.1: Simbol dan Persamaan Boolean Get DAN (AND Gate) Jadual 2.1: Jadual Kebenaran Get DAN (AND Gate) GET ATAU (OR GATE) Untuk Get ATAU (OR Gate) dengan 2 masukan (Input) dan 1 keluaran (Output), jika dalam keadaan kedua-dua masukan Tinggi “1” atau salah satu masukan dalam keadaan Tinggi “1”, maka kelauaran yang akan diperoleh adalah Tinggi “1”. Manakala jika masukan bagi kedua-duanya dalam keadaan Rendah “0” maka keluaran yang akan diperoleh adalah “0”. Get ATAU boleh diterjemahkan dalam bentuk Matematik sebagai “Penambahan”. Merujuk Rajah 2.2 merupakan simbol dan persamaan Boolean Get ATAU (OR Gate) dan Jadual 2.2 merupakan Jadual kebenaran bagi operasi Get ATAU (OR Gate). A B OUT
A B OUT 0 0 0 0 1 1 1 0 1 1 1 1 GET TAK (NOT GATE) A B OUT Persamaan Boolean Out = A+B Rajah 2.2: Simbol dan Persamaan Boolean Get ATAU (OR Gate) Jadual 2.2: Jadual Kebenaran Get ATAU (OR Gate) Get TAK (NOT Gate) juga dikenali sebagai “Inverter”. Get TAK ini hanya mempunyai satu masukan (Input) dan satu keluaran (Output). Ia berfungsi untuk menukarkan atau mengalihkan alihkan isyarat digital. Jika masukan dalam keadaan Rendah “0”, maka keluaran yang akan diperoleh akan manjadi Tinggi “1”, begitu juga dalam keadaan sebaliknya. Merujuk Rajah 2.3 merupakan simbol dan persamaan Boolean bagi Get TAK (NOT Gate) dan Jadual 2.3 merupakan Jadual Kebenaran bagi operasi Get TAK (NOT Gate). A OUT Persamaan Boolean Out = A Rajah 2.3: Simbol dan Persamaan Boolean Get TAK (NOT Gate)
A OUT 0 1 1 0 A B OUT 0 0 1 0 1 1 1 0 1 1 1 0 GET TAK DAN (NAND GATE) Jadual 2.3: Jadual Kebenaran Get TAK (NOT Gate) Get TAK DAN (NAND Gate) merupakan sebuah get yang menggunakan dua get di dalam kendaliannya, iaitu Get TAK (NOT Gate) dan Get DAN (AND Gate). Operasi bagi Get TAK DAN (NAND Gate) sama seperti operasi Get DAN (AND Gate), namun keluaran yang akan diperoleh adalah terbalik. Merujuk Rajah 2.4 di bawah menunjukkan simbol dan persamaan Boolean bagi Get TAK DAN (NAND Gate) dan Jadual 2.4 merupakan Jadual kebenaran bagi Get TAK DAN (NAND Gate). Persamaan Boolean OUT = A.B Rajah 2.4: Simbol dan Persamaan Boolean Get TAK DAN (NAND Gate) Jadual 2.4: Jadual Kebenaran Get TAK DAN (NAND Gate)
A B OUT 0 0 1 0 1 0 1 0 0 1 1 0 GET TAK DAN (NAND GATE) Get TAK ATAU(NOR Gate) juga merupakan sebuah get yang menggunakan dua get asas di dalam nya, iaitu Get ATAU (OR Gate) dan Get TAK (NOT Gate). Operasi bagi Get TAK ATAU(NOR Gate) adalah sama dengan Get ATAU (OR Gate) namun keluaran yang dihasilkan adalah terbalik. Merujuk Rajah 2.5 merupakan simbol dan persamaan Boolean bagi Get TAK ATAU (NOR Gate) dan Jadual 2.5 merupakan Jadual Kebenaran bagi Get TAK ATAU(NOR Gate). Persamaan Boolean Out = A+B Rajah 2.5: Simbol dan Persamaan Boolean Get TAK ATAU (NOR Gate) Jadual 2.5: Jadual Kebenaran Get TAK ATAU (NOR Gate) GET ESKLUSIF ATAU (EX-OR GATE) Get ESKLUSIF ATAU(EX-OR Gate) merupakan sebuah get gabungan di antara tiga get asas iaitu Get TAK (NOT Gate), Get ATAU (OR Gate) dan Get DAN (AND Gate). Get ESKLUSIF ATAU (EX-OR Gate) menghasilkan keluaran Tinggi “1” jika hanya salah satu masukan (Input) nya adalah Tinggi “1”. Manakala jika masukan kedua-duanya adalah Rendah “0” atau Tinggi “1”, keluaran yang diperoleh adalah Rendah “0”. Merujuk Rajah 2.6 merupakan simbol dan persamaan Boolean bagi Get ESKLUSIF ATAU (EX-OR Gate) dan Jadual 2.6 merupakan Jadual Kebenaran bagi Get ESKLUSIF ATAU (EX-OR Gate).
A B OUT 0 0 0 0 1 1 1 0 1 1 1 0 GET ESKLUSIF TAK ATAU (EX-NOR GATE) = Persamaan Boolean Out = A Ꚛ B Rajah 2.6: Simbol dan Persamaan Boolean Get ESKLUSIF ATAU (EX-OR Gate) Jadual 2.6: Jadual Kebenaran Get ESKLUSIF ATAU (EX-OR Gate) Get ESKLUSIF TAK ATAU (EX-NOR Gate) merupakan sebuah get yang menggabungkan beberapa jenis get logik asas iaitu Get TAK ATAU (NOR Gate), Get DAN (AND Gate) dan Get TAK(NOT Gate). Get ESKLUSIF TAK ATAU (EX-NOR Gate) hampir sama dengan Get ESKLUSIF ATAU (EX-OR Gate) namun keluaran yang dihasilkan adalah bertentangan. Bagi Get ESKLUSIF TAK ATAU (EX-NOR Gate) keluaran nya akan menjadi Tinggi “1” jika masukan nya adalah sama bagi kedua-duanya. Manakala jika masukan Tinggi “1” bagi salah satu nya, keluaran yang diperoleh adalah Rendah “0”. Merujuk Rajah 2.7 merupakan simbol dan persamaan Boolean bagi Get ESKLUSIF TAK ATAU (EX-NOR Gate) dan Jadual 2.7 merupakan Jadual Kebenaran Get ESKLUSIF TAK ATAU (EX-NOR Gate). A B
A B OUT 0 0 1 0 1 0 1 0 0 1 1 1 = Persamaan Boolean Out = (A Ꚛ B) Rajah 2.7: Simbol dan Persamaan BooleanGet ESKLUSIF TAK ATAU (EX-NOR Gate) Jadual 2.7: Jadual Kebenaran Get ESKLUSIF TAK ATAU (EX-NOR Gate) A B
UJIKAJI 1: GET LOGIK ASAS
GET LOGIK ASAS Melukis simbol, melengkapkan jadual kebenaran dan melukis gambarajah pemasaan. Objektif Pembelajaran Mengenalpasti fungsi litar bersepadu Get Logik Asas DAN, ATAU, TAK, TAK DAN, TAK ATAU, EKSLUSIF ATAU dan EKSLUSIF TAK ATAU. Mengenalpasti litar bersepadu berdigit berdasarkan spesifikasi pengilang (Macnutacturer Specification). Mengenalpasti susun atur nombor pin bagi litar bersepadu berdigit berdasarkan helaian data. Melukis simbol Get Logik Asas dengan betul dan tepat. Menyambung litar berdasarkan helaian data (Data Sheet) dengan betul. Mengenalpasti dan melukis bentuk gambar rajah pemasaan bagi Get Logik Asas dengan betul. Aspek Keselamatan Mengamalkan sikap bertanggungjawab menjaga peralatan dan bahan yang digunakan. Mengemas dan membersihkan alatan dan kawasan kerja. Menepati masa yang ditetapkan.
Bil. Peralatan Kuantiti 1 Litar bersepadu (IC) Get Logik Asas -7400 (Get TAK DAN) -7402 (Get TAK ATAU) -7408 (Get DAN) -7432 (Get ATAU) -7486 (Get EKSLUSIF ATAU) -7404 (Get TAK) -7466 (Get EKSLUSIF TAK ATAU) 1 1 1 1 1 1 1 2 Trainer Digital 1 3 Papan projek 1 4 Komputer riba 1 5 Perisian Multisim - Langkah Kerja Peralatan & Bahan Anda dikehendaki untuk melukis litar skematik di perisian Multisim seperti Rajah 5.1 mengikut jenis Get Logik Asas yang ditetapkan pada Jadual Keputusan Kendalian Get Logik Asas. Rajah 5.1: Litar Get Logik Asas pada perisian Multisim
Uji dan catat keputusan yang diperoleh pada Jadual Keputusan Kendalian Get Logik Asas. Imbas bagi melihat bagaimana pemasangan litar pada Multisim Imbas bagi melihat keputusan keluaran yang diperoleh Multisim Anda dikehendaki untuk memasang litar Get Logik Asas pada papan projek dengan merujuk pada Rajah 5.2 litar skematik get logik asas. Rajah 5.2: Litar Skematik Get Logik Asas
Litar sambungan Get Logik Asas yang telah siap dipasang pada papan projek akan terlihat seperti Rajah 5.3 iaitu Sambungan Get Logik Asas di atas litar papan projek. Rajah 5.3: Sambungan Get Logik Asas di atas litar papan projek Imbas bagi melihat bagaimana pemasangan litar pada Papan litar Uji dan catat keputusan yang diperoleh pada Jadual Keputusan Kendalian Get Logik Asas. Imbas bagi melihat keputusan keluaran yang diperoleh dari papan litar
Membandingkan kedua-dua ujian. Ulang langkah 1 hingga 6 untuk kesemua Get Logik Asas 7404, 7432,7400,7402,7486 dan 7466. SUDUT INFO SETIAP PIN 14 ADALAH VCC SETIAP PIN 7 ADALAH GND
Bil. Nama Get Logik Get DAN Get TAK Get ATAU Get TAK DAN 1 Nombor Siri litar bersepadu 2 Simbol & Ungkapan Boolean 3 Jadual Kebenaran (Perisian Multisim dan Papan litar) 4 Gambarajah Pemasaan Jadual Keputusan Kendalian Get Logik Asas
Bil. Nama Get Logik Get TAK ATAU Get EKSLUSIF ATAU Get EKSLUSIF TAK ATAU 1 Nombor Siri litar bersepadu 2 Simbol & Ungkapan Boolean 3 Jadual Kebenaran (Perisian Multisim dan Papan litar) 4 Gambarajah Pemasaan
GABUNGAN GET LOGIK TOPIK 2
Isyarat digital akan diproses oleh sistem digital yang dibina dengan pelbagai get logik. Get logik ini diperbuat daripada pelbagai jenis get logik untuk mendapatkan hasil keluaran yang diinginkan oleh pembuatnya dengan menyambungkan get logik dengan kombinasi yang tertentu. Litar logik digital terutamanya dikelaskan kepada dua jenis iaitu litar logik berjujukan dan litar logik gabungan. Litar logik gabungan adalah menggabungkan dua jenis atau lebih pelbagai jenis get logik asas untuk membentuk satu keluaran yang diperlukan mengikut situasi yang tidak dapat dikeluarkan oleh get logik asas. Oleh kerana itu, litar get logik gabungan lebih kompleks berbanding dengan litar get logik asas dan ia mampu menghasilkan litar keluaran yang kompleks seperti pemultipleks dan penyahmultipleks, pembilang dan lain-lain. Litar gabungan get logik terdiri daripada pembolehubah input, get logik dan pembolehubah keluaran. Litar gabungan get logik beroperasi dengan mengubah maklumat binari yang diberikan pada masukan nya. Litar gabungan get boleh dibina dengan kepelbagaian bilangan masukan dan keluaran yang bersesuaian dengan operasi yang diinginkan. Ia boleh dibina melebihi 2 masukan dan keluaran. Oleh kerana itu, keluaran bagi gabungan get logik dapat dinyatakan dalam bentuk Persamaan Boolean sebagai panduan pengoperasian litar gabungan get tersebut. Selain itu, jadual kebenaran bagi litar gabungan get juga dapat dihasilkan. Untuk mendapatkan penggunaan get logik yang minimum dalam litar yang lebih kompleks penggunaan teknik pemudahcara dapat dilakukan. Antara teknik pemudahcara adalah Teorem dan Identiti Algebra Boolean, Peta Karnaugh (K-maps), penjadualan Quinne-McCluskey dan sebagainya. Bilangan sambungan antara get haruslah minumum dan masa perambatan haruslah paling singkat. Teknik ini merupakan kaedah mudah, berkesan dan tradisional untuk mereka bentuk litar gabungan get yang kecil. Jika litar gabungan get yang lebih kompleks, ia sering didapati dalam bentuk litar bersepadu (IC) untuk mengelakkan berlakunya kesalahan jika melakukan pemasangan secara manual. Penggunaan litar gabungan get lebih sering diaplikasikan dalam bentuk litar bersepadu yang digunakan dalam sektor industri dan sebagainya kerana mereka dapat merancang sendiri operasi litar pemprosesan kod binari yang bersesuaian dengan keperluan kerja. GABUNGAN GET LOGIK PENGENALAN
Litar gabungan get kebiasaannya mempunyai dua atau lebih jumlah masukan dan keluaran. Namun pada peringkat pembelajaran, kebanyakkan litar gabungan get hanya menggunakan tiga masukan dan satu keluaran dalam pengoperasian nya. Bagi memperoleh hasil keluaran litar gabungan get memerlukan beberapa teknik, ia perlu dibaca daripada peringkat awal masukan dan digabungkan dengan get logik seterusnya sehingga pada get logik terakhir yang memaparkan operasi binari get. Setiap keluaran bagi memperoleh keluaran akhir get perlu dibaca dengan teliti dan mahir agar hasil keluaran tidak salah dan dipercayai. Merujuk Rajah 2.1 dibawah merupakan sebuah litar gabungan get yang ringkas. Dalam litar tersebut terdapat empat jenis gabungan get logik asas iaitu, Get ATAU, Get DAN, Get TAK dan Get EKSLUSIF ATAU. Keempat-empat jenis get ini menggunakan pengoperasian yang berbeza. Oleh kerana ia telah di gabungkan dalam satu litar, maka untuk mendapatkan Persamaan Boolean dan jadual kebenaran nya ia perlu dilakukan dari masukkan dan melalui setiap get logik sehingga menghasilkan keluaran. TEORI A.B B CꚚB (A.B) + (CꚚB) Persamaan Boolean (A.B) + (CꚚB) Rajah 2.1: Contoh Litar Gabungan Get Logik Mari kita lengkapkan Jadual Kebenaran di bawah dan bandingkan hasil yang diperoleh
Berdasarkan daripada Persamaan Boolean tersebut, jadual kebenaran bagi litar gabungan get dapat dihasilkan. Bagi memperlengkapkan jadual kebenaran, masukan pada setiap terminal perlu ditetapkan seperti dalam Jadual 2.1 iaitu Jadual Kebenaran Litar Gabungan Get. Berdasarkan masukan daripada setiap terminal, keluaran akan lebih mudah dihasilkan. Merujuk Rajah 2.2 menunjukkan bagaimana untuk memperoleh keluaran bagi Jadual Kebenaran Litar Gabungan Get. = 0 = 0 = 0 0 1 0 0 1 =1 = 0 = 0 = 1 0 1 1 0 0 =0 = 0 = 1 = 0 0 0 0 0 0 =0
= 0 = 1 = 1 0 0 1 01 =1 = 1 = 0 = 0 1 1 0 11 =1 = 1 = 0 = 1 1 1 1 10 =1 = 1 = 1 = 0 1 0 0 00 =0
Rajah 2.2: Pengoperasian Litar Gabungan Get A B C OUT 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 Jadual 2.1: Jadual Kebenaran Litar Gabungan Get = 1 = 1 = 1 1 0 1 0 1 =1
UJIKAJI 2: GABUNGANGET LOGIK
GABUNGAN GET LOGIK Melukis simbol, melengkapkan jadual kebenaran dan melukis gambarajah pemasaan litar gabungan get. Objektif Pembelajaran Mengenal pasti litar bersepadu berdigit berdasarkan spesifikasi pengilang (manufacturer specification). Mengenal pasti susun atur nombor pin bagi litar bersepadu berdasarkan helaian data. Mengenal pasti nombor siri bagi litar bersepadu berdasarkan helaian data. Melukis simbol get logik dengan betul. Menyambung litar berdasarkan helaian data dengan betul dan kemas Aspek Keselamatan Mengamalkan sikap bertanggungjawab menjaga peralatan dan bahan yang digunakan. Mengemas dan membersihkan alatan dan kawasan kerja. Menepati masa yang ditetapkan.
Bil. Peralatan Kuantiti 1 Litar bersepadu (IC) Get Logik Asas -7408 (Get DAN) -7432 (Get ATAU) -7404 (Get TAK) 1 1 1 2 Trainer Digital 1 3 Papan projek 1 4 Kabel penyambung - 5 Komputer riba 1 6 Perisian Multisim - Rajah 5.1: Litar Gabungan Get pada Perisian Multisim Langkah Kerja Peralatan & Bahan Anda dikehendaki untuk melukis litar skematik bagi Litar Gabungan Get di perisian Multisim merujuk seperti Rajah 5.1 dengan lengkap. Jadual 4.1: Senarai Peralatan dan Bahan
Imbas bagi melihat bagaimana pemasangan litar pada Multisim Uji dan catat hasil keluaran yang diperoleh pada Jadual Kebenaran Litar Gabungan Get. Imbas bagi melihat keputusan keluaran yang diperoleh Multisim Anda dikehendaki memasang Litar Gabungan Get pada papan projek dengan merujuk pada Rajah 5.2 iaitu Litar Skematik Gabungan Get. Rajah 5.2: Litar Skematik Gabungan Get
Uji dan catat keluaran yang diperoleh pada Jadual Kebenaran Litar Gabungan Get Sambungan Litar Gabungan Get yang telah siap dipasang pada papan projek akan terlihat seperti Rajah 5.3 iaitu Sambungan Litar Gabungan Get di atas Papan Projek. Rajah 5.3: Sambungan Litar Gabungan Get di atas Papan Projek Imbas bagi melihat bagaimana pemasangan litar pada Papan litar Imbas bagi melihat keputusan keluaran yang diperoleh dari papan litar
Membandingkan kedua-dua ujian. Setelah selesai melakukan ujikaji, pelajar dikehendaki untuk menjawab soalan berkaitan dengan litar gabungan get logic di bawah. SUDUT INFO Pastikan pelajar menyambung VCC dan GND pada IC Gate Logik Asas
A B OUT 0 0 0 1 1 0 1 1 Get Logik Asas Simbol Jadual Kebenaran Litar Gabungan Get Berpandukan kepada keluaran pada Jadual Kebenaran, Tuliskan Ungkapan Boolean (SOP) bagi keluaran Y. JAWAB SOALAN DI BAWAH Y = Berikan nama get logik yang mempunyai keluaran seperti Y. Lukiskan simbol get tersebut Lengkapkan gambar rajah pemasaan bagi keluaran Y sekiranya Masukan A dan Masukan B adalah seperti di bawah. Masukan A Masukan B Keluaran Y
APLIKASI GET LOGIK TOPIK 3
APLIKASI GET LOGIK PENGENALAN Di dalam dunia sebenar sistem logik digital digunakan untuk memproses maklumat dan mengawal mesin-mesin dan sistem yang diperlukan. Kegunaan sistem digital terutamanya di dalam bidang pengkomputeran semakin maju tanpa menunjukkan tanda-tanda penurunan. Ini adalah kerana terdapat dua sebab utama iaitu maklumat lebih mudah dipersembahkan dan dimanipulasikan dalam bentuk perduaan. Ia juga mudah disimpan menggunakan get-get logik dalam litar-litar elektronik yang mudah. Selain itu adalah kerana kebolehan menfabrikasikan litar terkamil di atas cip-cip silikon yang mengandungi ratusan malahan ribuan get-get logik mudah, menjadikan kosnya jauh lebih rendah berbanding dengan litar elektronik biasa. TEORI Pada pringkat pembelajaran di institusi pendidikan, pelajar mampu melakukan sebuah sistem perduaan yang ringkas dan bersesuaian dengan keperluan. Untuk membina sebuah sistem, terdapat beberapa langkah yang perlu dikuasai oleh perekanya iaitu mengetahui Distributive Law, Prinsip Peraturan Algebra Boolean, Analisis Boolean dalam Litar Logik, Sum-of-product (SOP) dan Karnaugh maps. Setiap langkah ini perlu dikuasai oleh pelajar untuk membentuk sebuah sistem perduaan kerana setiap langkah yang dilakukan akan menentukan hasil keluaran yang baik atau sebaliknya. Distributive Law Distributive Law adalah sebuah teknik yang di mana pembolehubah sepunya boleh di faktor kan daripada ungkapan seperti dalam algebra biasa atau secara ringkasnya Distributive Law adalah teknik pemfaktoran persamaan yang kompleks kepada persamaan yang lebih mudah dan ringkas namun membawa pada maksud yang sama. Distributive Law juga dapat diterjemahkan daripada persamaan kepada litar get logik.
AB + AC = A(B+ C) Persamaan 3.1: Persamaan Boolean bagi litar get logik Merujuk pada persamaan pada Persamaan 3.1 diatas, persamaan yang kompleks dapat diringkaskan dengan menggunakan teknik Distributive Law (pemfaktoran) menjadikanya kepada persamaan yang lebih mudah dibaca. Daripada persamaan tersebut, pelajar boleh membina litar get logik asas. Merujuk Rajah 3.1 merupakan litar get logik yang diringkaskan dengan menggunakan teknik Distributive Law. = A B A C AB AC B C A B+C X X AB + AC = A(B+ C) Rajah 3.1: Persamaan Litar Get Logik Prinsip Peraturan Algebra Boolean Prinsip Peraturan Algebra Boolean merupakan peraturan yang digunakan dalam sistem perduaan di mana ia telah menetapkan sesuatu jawapan bagi persamaan tersebut. Merujuk Jadual 3.1 di bawah merupakan senarai bagi Prinsip Peraturan Algebra Boolean yang digunakan. A + 0 = A A . A = A A + 1 =1 A . A = 0 A . 0 = 0 A = A A . 1 = 1 A + AB = A A + A = A A + A B = A + B A + A = 1 (A+B) (A+C) = A + BC Jadual 3.1: Prinsip Peraturan Algebra Boolean CONTOH
Analisis Boolean dalam Litar Logik merupakan sebuah litar logik gabungan yang dianalisis dengan menulis setiap ungkapan untuk setiap get dan menggabungkan ungkapan mengikut Peraturan Algebra Boolean. Merujuk Rajah 3.3 merupakan contoh Analisis Boolean dalam Litar Logik. Merujuk pada Prinsip Peraturan Algebra Boolean yang ke 12 pada Jadual 3.1, menyatakan bahawa (A+B) (A+C) = A + BC ia boleh dibuktikan dengan seperti Rajah 3.2 berikut: (A+B) (A+C) = AA + AC + AB + BC = A + AC + AB + BC = A (1 + C + B) + BC = A . 1 + BC = A + BC Rajah 3.2: Prinsip Peraturan Algebra Boolean A.A = A A + A = 1 A . 1 = A Analisis Boolean dalam Litar Logik A B C D A + B C(A + B) C(A + B)+ D Rajah 3.3: Analisis Boolean dalam Litar Logik Dengan menggunakan prinsip Distributive Law keluaran X dapat diringkaskan seperti berikut: C (A B) + D = A B C + D = C (AB) + D = CA . CB + D = A . B . C + D CONTOH CONTOH
Sum-of-product (SOP) merupakan Ungkapan Boolean yang ditulis dalam bentuk yang lebih ringkas dan boleh dikembangkan dan di fakor kan istilah bentuk piawaian tersebut. Ia bertujuan untuk memudahkan pelaksanaan logik gabungan. Merujuk Rajah 3.4 menunjukkan operasi penulisan Sum-of-product (SOP). Sum-Of-Product (SOP) Ringkaskan ungkapan dibawah. X = A B C + A B C + A B C + A B C X = A B C + A B (C + C) + A B C Rajah 3.4: Operasi Sum-of-product (SOP) A B C + A B C = A B (C +C) Karnaugh Maps Karnaugh Maps atau K-maps merujuk kepada kaedah bergambar yang digunakan untuk meminimumkan pelbagai Ungkapan Boolean tanpa menggunakan Algebra Boolean. Karnaugh Maps atau K-maps juga boleh bertindak sebagai versi khas jadual kebenaran bagi litar get logik yang dicipta. K-maps boleh terdapat dalam tiga masukan dan empat masukan. Merujuk Rajah 3.5 di bawah menunjukkan Kmaps bagi tiga masukan dan empat masukan. 3 MASUKAN C C 0 1 00 01 11 10 CONTOH A B A B A B A B
1 1 1 1 1 1 1 1 A 1 1 BC + A B C = AC 4 MASUKAN 00 11 00 01 11 10 C D CD A B A B A B A B C D CD 01 10 Rajah 3.5: Contoh K-maps tiga masukan dan empat masukan Dalam operasi K-Maps juga terdapat gelung yang mempunyai prinsip yang dapat memudahkan ungkapan Algebra Boolen untuk pengoperasianya. Merujuk pada Rajah 3.6 menunjukkan antara gelung yang terdapat dalam KMaps dan ungkapan Algebra Boolean yang terhasil. C C A B C ABC + ABC = AB A BC + ABC = BC C C A B C + A B C + AB C + AB C A B C + A B C = A C = B A B A B A B A B A B A B A B A B
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Rajah 3.6: Gelung dan Ungkapan Algebra Boolean K-Maps C D C D CD CD A C A B AB C D AB C B C Langkah Membina Aplikasi Get Logik Dengan Menggunakan Prinsip yang telah dipelajari Tulis Persamaan AND (AND Term) dalam Jadual 3.2 iaitu Jadual Kebenaran Operasi Litar Get Logik. A B A B A B A B A B A B A B A B C D C D CD CD CONTOH
A B C Keluaran AND Term 0 0 0 1 A B C 0 0 1 1 A B C 0 1 0 1 A B C 0 1 1 0 A B C 1 0 0 1 A B C 1 0 1 0 A B C 1 1 0 0 A B C 1 1 1 0 A B C 1 1 1 0 0 0 1 0 C C Jadual 3.2: Jadual Kebenaran Operasi Litar Get Logik Tulis persamaan Sum-of-product (SOP) berdasarkan ungkapan Algebra Boolean yang diperoleh daripada Jadual 3.2, ungkapan Algebra Boolean untuk Sum-of-product (SOP) diambil daripada ungkapan yang memperoleh keluaran “1” Tinggi. = A B C + A B C + A B C + A B C Membina K-Maps yang bersesuaian dengan jumlah masukan A B A B A B A B
A B C + A B C = AB A B C + A B C = AC A B C + A B C = BC SOP = = AC + AB + BC Membina Litar Get Logik berdasarkan SOP yang diperoleh. Litar Get Logik akan terhasil seperti Rajah 3.7 di bawah. A B C OUT Rajah 3.7: Litar Get Logik yang terhasil Mari kita cipta sebuah aplikasi berdasarkan get logik
UJIKAJI 3: APLIKASI GET LOGIK DALAM SISTEM
APLIKASI GET LOGIK DALAM SISTEM Permudahkan Ungkapan Boolean, Menyediakan Jadual Kebenaran dan Membina Litar Gabungan Get Logik mengikut situasi yang diberikan Objektif Pembelajaran Mengenalpasti litar bersepadu berdigit berdasarkan spesifikasi pengilang (Manufacturer specification). Mengenalpasti susun atur nombor pin bagi litar bersepadu berdigit berdasarkan helaian data. Melukis simbol dan mereka bentuk litar gabungan get logik dengan betul dan tepat mengikut kehendak soalan. Menyambung litar berdasarkan helaian data dengan betul dan berfungsi seperti situasi yang diberikan Aspek Keselamatan Mengamalkan sikap bertanggungjawab menjaga peralatan dan bahan dengan baik. Mengemas dan membersihkan alatan dan kawasan kerja. Menepati masa yang ditetapkan.
Bil. Peralatan Kuantiti 1 Litar bersepadu (IC) Get Logik Asas -7408 (Get DAN) -7432 (Get ATAU) 1 1 2 Trainer Digital 1 3 Papan projek 1 4 Kabel penyambung - 5 Komputer riba 1 6 Perisian Multisim - Langkah Kerja Peralatan & Bahan Anda dikehendaki untuk membaca dan memahami kehendak arahan soalan berdasarkan situasi yang diberikan di bawah. Jadual 4.1: Senarai Peralatan dan Bahan ARAHAN SOALAN Anda dikehendaki merekabentuk litar logik bagi mengawal keselamatan pintu stor di sebuah bengkel Teknologi Elektronik. Tiga orang telah dipertanggungjawabkan untuk membuka pintu stor iaitu Ketua Program, Ketua Bengkel dan Ketua Kelas dengan kaedah mengesan ibu jari pada panel suis kawalan. Merujuk pada Rajah 5.1 merupakan gambarajah blok bagi kendalian sistem keselamatan tersebut.
Ketua Program, A Ketua Bengkel, B Ketua Kelas, C Suis kawalan Litar Get Logik Pintu Stor, Y Rajah 5.1: Gambarajah blok sistem keselamatan Berdasarkan situasi diatas, lengkapkan Jadual 5.1 iaitu Jadual Kebenaran Pintu Stor di bawah. Pintu stor akan terbuka jika: Ketua Bengkel dan Ketua Program menyentuh panel suis kawalan Ketua Bengkel dan Ketua Kelas menyentuh panel suis kawalan. Ketua Program dan Ketua Kelas menyentuh panel suis kawalan. Ketua Bengkel, Ketua Program dan Ketua Kelas menyentuh panel suis kawalan. A B C Keluaran AND Term 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Jadual 5.1: Jadual Kebenaran Pintu Stor
Berpandukan keluaran Y dan AND Term pada Jadual Kebenaran, tulis ungkapan Boolean bagi keluaran tersebut. SOP= Berpandukan Ungkapan Algebra Boolean yang dihasilkan, bina jadual kebenaran K-Maps dan permudahkan SOP yang dihasilkan. C C SOP= Berdasarkan SOP yang telah di peroleh, lukis litar gabungan get logik yang beroperasi seperti SOP yang diperoleh. Bina litar gabungan get logik yang telah dilukis di perisian Multisim. A B A B A B A B
Uji dan catatkan hasil keluaran yang diperoleh pada Jadual 5.1 iaitu Jadual Kebenaran Pintu Stor. Uji dan catatkan hasil keluaran yang diperoleh pada Jadual 5.1 iaitu Jadual Kebenaran Pintu Stor. Uji dan catatkan hasil keluaran yang diperoleh pada Jadual 5.1 iaitu Jadual Kebenaran Pintu Stor. Membandingkan kedua-dua hasil ujian. SUDUT INFO Pastikan pelajar menyambung VCC dan GND pada IC Gate Logik Asas