ELECTRÓNICA DIGITAL 51 A manera de ejemplo, evaluemos la salida del circuito de la figura b para A = 0, B = 0, C = 1, D = 1 y E=1. ( ) ( ) x 1 x 1 1 x 1 1 1 x 1 0 1 x 1 0 1 1 x 1 0 0 1 1 x A B = = = + = + = + = + + = D + + C E En general, cuando se evalúe una expresión booleana habrá que tomar en cuenta las siguientes reglas: 1. Primero, realizar todas las inversiones de términos simples; es decir 0 =1 o 1= 0. 2. Luego, resolver todas las operaciones dentro de paréntesis. 3. Llevar a cabo una operación AND antes de una operación OR, a menos que el paréntesis indique lo contrario. 4. Si una expresión tiene una barra sobre ella primero se deben realizar las operaciones dentro de la expresión, y luego invertir el resultado.
ELECTRÓNICA DIGITAL 52 Implementación de circuitos a partir de expresiones booleanas Cuando la operación de un circuito se define mediante una expresión booleana se puede dibujar un diagrama de un circuito lógico de manera directa a partir de esa expresión. Suponga que deseamos construir un circuito cuya salida sea y = AC + BC + ABC . Esta expresión booleana contiene tres términos ( AC , BC , ABC ), los cuales están operados con OR. Lo anterior nos indica que se requiere una compuerta OR de tres entradas iguales a AC , BC y ABC ). La figura ilustra este caso, que representa una compuerta OR de tres entradas etiquetadas como AC , BC y ABC . Cada compuerta OR es un término del producto AND, lo cual significa que se puede usar una compuerta AND con entradas apropiadas para generar cada uno de estos términos. Lo anterior se ejemplifica en la figura b, en la que se muestra el diagrama final del circuito. Observe el uso de INVERSORES para producir los términos A y C que se requieren en la expresión. Construcción de un circuito lógico a partir de una expresión booleana.
ELECTRÓNICA DIGITAL 53 Álgebra booleana Las matemáticas básicas necesarias para el estudio del diseño lógico de sistemas digitales están constituidas por el álgebra booleano. El álgebra booleana tiene muchas otras aplicaciones, entre las que se incluyen la teoría de conjuntos y la lógica matemática, pero en este texto nos restringiremos a su aplicación a los circuitos de conmutación. Dado que todos los dispositivos de conmutación que utilizaremos son esencialmente dispositivos de dos estados, estudiaremos el caso especial del álgebra booleana en el que se supone que todas las variables toman sólo uno de dos valores. George Boole desarrolló el álgebra booleana en 1847 y la utilizó para resolver problemas de lógica matemática. En 1939, Claude Shannon aplicó por primera vez el álgebra booleana al diseño de circuitos de conmutación. Teoremas booleanos Los teoremas booleanos son un conjunto de reglas que nos permiten ayudar a simplificar las expresiones y los circuitos lógicos. Teoremas con una variable Los diversos teoremas booleanos nos pueden ayudar a simplificar las expresiones y los circuitos lógicos. La figura siguiente muestra un conjunto de teoremas con una variable.
ELECTRÓNICA DIGITAL 54 Teoremas de múltiples salidas Los teoremas que se presentan a continuación implican más de una variable. ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( )( ) ( ) ( ) ( ) x xy x y x xy x y x xy x w x y z wy xy wz xz x y z xy xz x yz xy z xyz x y z x y z x y z x y y x x y y x + = + + = + + = + + = + + + + = + = = + + = + + = + + = + = + 15b 15a 14 13b 13a 12 11 10 9 Los teoremas (9) al (13) son fáciles de recordar y usar puesto que son idénticos a los del álgebra común. Por otra parte, los teoremas (14) y (15) no tienen contraparte en el álgebra común. Cada uno puede ser probado ensayando los casos de x y y. Una ilustración del teorema (14) sería: Caso 1. Para x = 0, y = 0, 0 0 0 0 0 0 0 0 0 = + = + = x + xy = x Caso 2. Para x = 0, y = 1, 0 0 0 0 0 0 0 1 0 = + = + = x + xy = x
ELECTRÓNICA DIGITAL 55 Caso 3. Para x = 1, y = 0, 1 1 1 0 1 1 1 0 1 = + = + = x + xy = x Caso 4. Para x = 1, y = 1, 1 1 1 1 1 1 1 1 1 = + = + = x + xy = x El teorema (14) también se puede demostrar factorizando y usando los teoremas (6) y (2) como sigue: ( ) x xy x x xy x x xy x y + = + = + = + 1 1 Todos estos teoremas booleanos pueden ser de gran utilidad para simplificar una expresión lógica – es decir, para reducir el número de términos en la expresión -. Cuando se hace esto, la expresión reducida dará un circuito menos complejo que el que habría producido la expresión original.
ELECTRÓNICA DIGITAL 56 Teoremas de Morgan Los teoremas de Morgan son de mucha utilidad para simplificar expresiones en las que se invierte un producto o una suma de variables. Los teoremas son: ( ) ( ) ( ) (x y) x y x y x y = + + = 17 16 El teorema (16) afirma que cuando se invierte la suma OR de dos variables equivale a invertir cada variable individualmente y luego operar con AND estas variables invertidas. El teorema (17) establece que cuando se invierte el producto AND de dos variables es lo mismo que invertir cada variable individualmente y luego operarlas con OR. Cada uno de los teoremas de Morgan se puede demostrar fácilmente verificando todas las combinaciones posibles de x y y. Aunque estos teoremas se han enunciado en términos de las variables individuales x y y, son igualmente válidos para situaciones donde x o y son expresiones que contienen más de una variable. Por ejemplo, aplicándolos a la expresión (AB +C), como se muestra enseguida: (AB +C)= AB C Observe que se empleó el teorema (16) y se trató AB como x y C como y. El resultado se puede simplificar aún más puesto que se tiene un producto AB que está invertido. Usando el teorema (17) la expresión se transforma en AB C = (A + B)C Note que podemos reemplazar B por B , de manera que finalmente tenemos (A + B)C = AC + BC Este resultado final únicamente contiene signos inversores que invierten una sola variable.
ELECTRÓNICA DIGITAL 57 Ejemplos. (1) ( ) ( ) z AB AC z A B C z A B C z A B C = + = + = = + (2) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) w AB AC DE DF w A B C D E F w A BC D EF w A BC D EF w A BC D EF = + + + = + + + = + = + + + = + + Los teoremas de DeMorgan se aplican fácilmente a más de dos variables. Por ejemplo, se puede probar que x y z x y z x y z x y z = + + + + = Aquí se ve que el signo de inversión mayor se divide en dos puntos en la expresión, y que el signo de operación cambia a su opuesto. Esto se puede aplicar a cualquier número de variables. De nuevo, se debe reconocer que las variables pueden por sí misma ser expresiones, en vez de variables individuales. Esto es otro ejemplo. x AB CD EF x AB CD EF x AB CD EF = + + = + + =
ELECTRÓNICA DIGITAL 58 CIRCUITOS LÓGICOS COMBINACIONALES Introducción En la unidad dos estudiamos la operación de las compuertas lógicas básicas y empleamos el álgebra booleana para describir y analizar circuitos constituidos por combinaciones de compuertas lógicas. Estos circuitos se pueden clasificar como circuitos lógicos combinacionales porque, en cualquier momento, el nivel lógico en la salida depende de la combinación de niveles lógicos presentes en las entradas. Un circuito combinatorio no tiene la característica de memoria, por lo que su salida depende sólo del valor que hay en sus entradas. Descomposición en términos suma y términos producto Suma de productos Los métodos de simplificación y diseño de circuitos lógicos que estudiaremos requieren que la expresión lógica esté en una forma de suma de producto. Se dice que una expresión está en forma de suma de productos cuando los productos son productos de variables individuales. Esta forma es el resultado final cuando se desarrolla por completo una expresión. Algunos ejemplos de suma de productos son los siguientes: 1. ABC + ABC 2. AB + ABC +CD + D 3. AB +CD + EF + GK + HL Cada una de estas expresiones de sumas de productos consta de dos o más términos AND (productos) que se operan con OR. Cada término AND consta de una o más variables que aparecen individualmente, ya sea en forma complementada o sin complementar.
ELECTRÓNICA DIGITAL 59 Producto de sumas Algunas veces se usa otra forma general de expresiones lógicas para el diseño de circuitos lógicos llamada producto de sumas. Una expresión está en forma de producto de sumas cuando todos los sumandos son sumas de variables individuales. Algunos ejemplos de producto de sumas son los siguientes: 1. (A+ B +C)(A+C) 2. (A+ B)(C + D)F 3. (A+C)(B + D)(B +C)(A+ D + E ) Cada uno de estas expresiones de producto de sumas constan de dos o más términos OR (sumas) que se operan con AND. Cada término OR contiene una o más variables en forma complementada o sin complementar.
ELECTRÓNICA DIGITAL 60 Simplificación de circuitos lógicos Una vez obtenida la expresión para un circuito lógico, podemos reducirla a una forma más simple que contenga menos términos, o menos variables en uno o más términos. La nueva expresión se puede usar para implementar un circuito que sea equivalente al circuito original, pero que tenga menos compuerta y conexiones. Para ilustrar lo anterior lo anterior, el circuito de la figura a se puede simplificar con el fin de producir el circuito que se muestra en la figura b. Como ambos circuitos realizan la misma lógica, es obvio que el circuito más simple es el mejor porque contiene menos compuertas y entonces será más pequeño y barato que el original. Además, la confiabilidad del circuito mejorará debido a que hay menos interconexiones que puedan ser fallas potenciales de circuitos. A menudo es posible simplificar un circuito lógico como el de la parte a) para producir un funcionamiento más eficiente como se muestra en b). x = AB(A + BC) A + BC BC A B C x = ABC a) b)
ELECTRÓNICA DIGITAL 61 Simplificación algebraica Podemos usar los teoremas del álgebra booleana que estudiamos en el capítulo dos para ayudarnos a simplificar la expresión de un circuito lógico. Por desgracia no siempre es obvio cuáles teoremas se deben aplicar para obtener el resultado más simple. Además, no hay una forma fácil para afirma si la expresión simplificada está en su forma más simple o si se podría simplificar aún más. Así, a menudo la simplificación algebraica se convierte en un proceso de prueba y error. Sin embargo, con experiencia uno puede llegar a obtener resultados razonablemente buenos. Dos de los pasos esenciales para simplificar expresiones booleanas son las siguientes. 1. La expresión original se pone en forma de suma de productos mediante la aplicación repetida de teoremas de Morgan y la multiplicación de términos. 2. Una vez que la expresión original esté en forma de suma de productos, los términos del producto se verifican para ver si hay factores comunes, y se realiza la factorización donde sea posible. Con suerte ésta dé como resultado la eliminación de uno o más términos. Ejemplo: Simplificación algebraica Simplifique el circuito lógico que se muestra en la figura. A B C z
ELECTRÓNICA DIGITAL 62 Solución El primer paso consiste en determinar la expresión para la salida. La expresión que resulta es la siguiente: z = ABC + AB(AC ) El siguiente paso es representar la expresión en forma de suma de productos. ( ) ( ) ( ) z ABC AB ABC z ABC ABA ABC z ABC AB A C z ABC AB A C z ABC AB AC = + + = + + = + + = + + = + Enseguida se buscan términos que se puedan factorizar. ( ) ( ( ) ) ( ( ) ) ( ) z A(B C) z A C B z A C B z A C B B B z A BC B BC z ABC AB ABC = + = + = + = + + = + + = + + 1 Por lo tanto el circuito equivalente nos queda de la siguiente manera. Tabla de verdad para z A B C
ELECTRÓNICA DIGITAL 63 Diseño de circuitos lógicos combinacionales Cuando el nivel de salida deseado en un circuito lógico está determinado para todas las condiciones de entrada posibles, los resultados se pueden representar convenientemente en una tabla de verdad. Entonces la expresión booleana para el circuito requerido se puede derivar a partir de la tabla de verdad. Por ejemplo, en la tabla de verdad del ejemplo anterior se muestra la salida z en función de las entradas A,B y C. La salida tendrá un valor de 1 en tres condiciones diferentes que se representan con operaciones AND cada una. Por lo tanto la salida se puede representar como una suma de productos. Una vez que se tiene la expresión de la salida en suma de productos ésta se simplifica y se desarrolla como un circuito lógico equivalente a dicha expresión. Lo anterior también se explicará con el ejemplo siguiente. Ejemplo: Diseño de un circuito lógico combinacional Diseñe un circuito lógico que tenga tres entradas A, B y C, cuya salida será ALTA sólo cuando la mayoría de las entradas sean ALTAS. Solución Paso 1. Se establece la tabla de verdad. ABC ABC ABC ABC → → → →
ELECTRÓNICA DIGITAL 64 Paso 2. Escriba el término AND para cada caso en el que la salida sea 1. Hay cuatro casos. Los términos AND se muestran a un lado de la tabla de verdad. De nuevo note que cada término AND contiene cada variable de entrada, ya sea en forma invertida o no invertida. Paso 3. Escriba la expresión de la suma de productos para la salida. x = ABC + ABC + ABC + ABC Paso 4. Simplifique la expresión. ( ) ( ) ( ) x BC AC AB x BC A A AC B B AB C C x ABC ABC ABC ABC ABC ABC x ABC ABC ABC ABC = + + = + + + + + = + + + + + = + + + Paso 5. Poner en funcionamiento el circuito para la expresión final. x = BC+ AC+ AB A B C
ELECTRÓNICA DIGITAL 65 Mapa de KARNAUGH El mapa de Karnaugh es una herramienta gráfica que se usa para simplificar una ecuación lógica, o para convertir una tabla de verdad a su circuito lógico correspondiente mediante un proceso simple y ordenado. Aunque un mapa de Karnaugh se puede usar para problemas que impliquen cualquier número de variables de entrada, su utilidad práctica está limitada a cinco o seis vertientes. El siguiente análisis se limitará a problemas con hasta cuatro entradas, puesto que los problemas de cinco y seis entradas son muy complicados y se realizan mejor mediante un programa de cómputo. Formato del método de Karnaugh El mapa de Karnaugh, al igual que una tabla de verdad, es un medio para mostrar la relación entre entradas lógicas y la salida deseada. En la figura se muestran tres ejemplos de mapas de Karnaugh para dos, tres y cuatro variables, junto con las tablas de verdad correspondientes. Mediante estos ejemplos se ilustran los siguientes puntos importantes. 1. La tabla de verdad proporciona el valor de la salida X para cada combinación de valores de entrada. El mapa de Karnaugh proporciona la misma información en un formato diferente. Cada caso en la tabla de verdad corresponde a una celda en el mapa K. 2. Las celdas del mapa de Karnaugh se marcan de tal manera que las celdas horizontales adyacentes difieren sólo en una variable. De manera similar, las celdas verticales adyacentes sólo difieren en una variable. Note que cada celda en la fila superior se considera adyacente a una celda correspondiente en la fila inferior. Se podría considerar que la parte superior del mapa ha sido enrollada para que toque la parte inferior. De manera similar, las celdas en la columna de la extrema izquierda son adyacentes a las celdas de la columna extrema derecha. 3. A fin de que las celdas vertical y horizontalmente adyacentes difieran sólo en una variable, la marcación de arriba hacia abajo se debe hacer en el orden que se muestra: AB, AB, AB, AB . Lo mismo es cierto para la marcación de izquierda a derecha: CD,CD,CD,CD. 4. Una vez que un mapa de Karnough se ha llenado de ceros y unos se puede obtener la expresión de la suma de productos para la salida X, operando con OR las celdas que contengan un 1.
ELECTRÓNICA DIGITAL 66 Mapa de Karnaugh y tablas de verdad para dos, tres y cuatro variables.
ELECTRÓNICA DIGITAL 67 Agrupamientos La expresión para la salida X se puede simplificar combinando adecuadamente en el mapa K estas celdas que contengan unos. El proceso para combinar estos unos se llama agrupamiento. El agrupamiento de un par de unos adyacentes es un mapa de Karnaugh elimina la variable que aparece en forma complementada y sin complementar. El agrupamiento de un cuádruple de unos adyacentes elimina las dos variables que aparecen tanto en forma complementada como sin complementar. El agrupamiento de un octeto de unos adyacentes elimina las tres variables que aparecen tanto en forma complementada con sin complementar.
ELECTRÓNICA DIGITAL 68 Ejemplos: Ejemplos del método de Mapa de Karnaugh
ELECTRÓNICA DIGITAL 69 Condiciones de “no importa” Algunos circuitos lógicos se pueden diseñar de manera que existan ciertas condiciones de entrada para las que no se especifiquen niveles de salida, por lo general debido a que estas condiciones de entrada nunca ocurrirán. En otras palabras, habrá ciertas condiciones de niveles de entrada donde “no importa” si la salida es ALTA o BAJA. Esto se ilustra en la tabla de verdad de la figura. Aquí las salida z no está especificada como 0 o 1 para las condiciones A, B, C = 1, 0, 0 y A, B, C = 0, 1, 1. En su lugar, para estas condiciones se muestra una x. La x representa la condición de “no importa”. Una condición de este tipo puede ocurrir por varias razones, la más común es que en algunos casos ciertas combinaciones de entrada nunca pueden ocurrir y por lo tanto no hay salida especificada. Un diseñador de circuitos tiene la libertad de hacer la salida para cualquier condición de “no importa” igual a 0 o a 1, con el fin de producir la expresión de salida más simple. Siempre que ocurran condiciones de “no importa” debemos decidir cuál x cambiar a 0, y cual a 1 para producir el mejor agrupamiento del mapa de Karnaugh (es decir, la expresión más simple). Las condiciones de “no importa” se deben cambiar a 0 o a 1 para que ocurra el agrupamiento del mapa de Karnaugh El proceso del mapa de Karnaugh tiene varias ventajas sobre el método algebraico. El mapeo K es un proceso más ordenado con pasos bien definidos, en comparación con el proceso de prueba y error que a veces se usa en la simplificación algebraica. El mapeo K normalmente requiere menos pasos, en especial para expresiones que contienen muchos términos, y siempre produce una expresión mínima.
ELECTRÓNICA DIGITAL 70 No obstante, algunos instructores prefieren el método algebraico porque requiere un conocimiento profundo del álgebra booleana y no es simplemente un procedimiento mecánico. Cada método tiene sus ventajas y aunque la mayoría de los diseñadores de circuitos lógicos manejan ambos, ser hábil en un método en particular es todo lo que se necesita para producir resultados aceptables. Existen otras técnicas más complejas que los diseñadores usan para minimizar circuitos lógicos con más de cuatro entradas, las cuales son especialmente adecuadas para circuitos con un gran número de entradas, en donde los métodos algebraicos y del mapa K no son posibles. La mayoría de dichas técnicas se pueden traducir en un programa de cómputo que realizará la minimización, a partir de los datos de entrada que proporcionan la tabla de verdad o la expresión sin simplificar.
ELECTRÓNICA DIGITAL 71 CIRCUITOS LÓGICOS COMBINACIONALES DE USO COMÚN Decodificadores binarios Un decodificador es un circuito lógico cuya función es indicar la presencia de cierto código en sus líneas de entrada con un nivel predeterminado a la salida. El procedimiento consiste en interpretar el código de n líneas de entrada con el fin de activar un máximo de 2 n líneas a la salida. Si el código de entrada tiene combinaciones no usadas o de no importa, la salida tendrá menos de 2 n salidas. La característica predominante en los decodificadores es un mayor número de salidas con respecto al número de entradas. El diagrama de bloques se muestra en la figura. Diagrama de bloques de un Decodificador n x 2n .
ELECTRÓNICA DIGITAL 72 Decodificador de 2 a 4 líneas (2 bits) El Decodificador de 2 a 4 líneas tiene 2 líneas de entrada y 4 líneas de salida. En la tabla, las entradas del decodificador son I0 e I1 y representan un entero de 0 a 3 en código decimal. G es la entrada de habilitación y determina la activación del circuito de acuerdo a su valor lógico ("1" circuito activo, "0" circuito no activo). Según el valor binario presente en las 2 entradas se activa una de las 4 salidas al valor lógico 1. Por ejemplo, con el valor 1 en I0 y el valor 0 en I1 se activará la salida Y1. G I1 I0 Y3 Y2 Y1 Y0 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0 Tabla de verdad del Decodificador de 2 bits En la figura siguiente se muestra el circuito lógico del decodificador 2x4. Diagrama lógico del decodificador 2 x 4 con entrada de habilitación
ELECTRÓNICA DIGITAL 73 Decodificador de 3 a 8 líneas (3 bits) El decodificador de 3 a 8 líneas activa una sola de las 8 líneas de salida de acuerdo con el código binario presente en las 3 líneas de entrada. Las salidas son mutuamente exclusivas ya que solamente una de las salidas es igual a 1 en cualquier momento. Las entradas del decodificador son x, y, z y las salidas van de y0 a y7 (activas bajas). La tabla de verdad del decodificador se muestra en la tabla siguiente. Entradas Salidas X Y Z Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 Tabla de verdad para el Decodificador de 3 a 8 líneas. Como la tabla anterior tiene 8 salidas, por lo tanto sería necesario dibujar ocho mapas de karnaugh para simplificar cada una de las funciones de salida. Por tanto procedimiento, se puede dibujar un solo mapa y reducir la función para cada término por separado. La reducción de cada término da como resultado la equivalencia entre cada mintérmino de entrada y la salida correspondiente. Por ejemplo, la entrada 110 activará la salida Y6. En el circuito el mintérmino corresponderá a una compuerta AND de tres entradas con las variables A·B·C’ como entradas. De manera similar se construye el circuito para el resto de entradas. El circuito lógico del decodificador de 3 a 8 líneas se representa a continuación.
ELECTRÓNICA DIGITAL 74 Diagrama lógico de un Decodificador 3 x 8. Decodificador de 4 a 16 líneas (4 bits) El decodificador de 4 a 16 líneas activa una sola de las 16 líneas de salida de acuerdo con el código binario presente en las 4 líneas de entrada. Las salidas son mutuamente exclusivas ya que solamente una de las salidas es igual a 1 en cualquier momento. Las entradas son w, x, y, z y las salidas son y0 a y15 (activas bajas). La tabla de abajo muestra la tabla de verdad para el decodificador. Similar al decodificador de 3 a 8, la salida correspondiente a cada código es el minitérmino correspondiente a cada entrada. La simplificación de la función necesitaría de 16 mapas para la reducción. En vez de construir 16 mapas, se construye solo uno, en el cual se representa cada uno de los valores para cada combinación de entrada. Los minitérminos no se pueden asociar por la consideración anterior, pero el ejemplo sirve para mostrar la construcción del circuito lógico.
ELECTRÓNICA DIGITAL 75 Entradas Salidas w x y z y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 Y14 y15 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 Tabla de verdad para el decodificador de 4 a 16 líneas Mapa de karnaugh de la función del decodificador de 4 a 16 líneas En la tabla el término Y7 se obtiene del minitérmino m7 (W’·Z·Y·X). En la entrada, los valores 0111 activarán la salida Y7. El resto del circuito lógico se construye de manera similar. El diagrama de bloques del circuito lógico se representa en la figura siguiente.
ELECTRÓNICA DIGITAL 76 Diagrama de bloques del decodificador 4 a 16 líneas Ejemplos de Aplicación en los Computadores En la comunicación entre los diferentes dispositivos que conforman un computador, se emplean puertos de E/S y memorias. Entre las aplicaciones más comunes de los decodificadores se encuentra la habilitación de puertos de E/S en los computadores. Cada uno de los dispositivos dentro de un computador posee una dirección que es codificada mediante un código binario (dirección) y cuando es necesario comunicarse con un dispositivo, la CPU del computador envía la dirección del puerto o posición de memoria al que se encuentra conectado el dispositivo. El código binario de la dirección es decodificado, activando la salida que habilita el dispositivo correspondiente. Los decodificadores también son utilizados internamente en los chips de memoria para direccionar las posiciones de memoria de las palabras binarias almacenadas. Como ejemplo, un computador que maneja direcciones de 16 bits, tiene la capacidad de direccionar 2 16 = 65536 posiciones de memoria, o lo que equivale a 64 K.
ELECTRÓNICA DIGITAL 77 Decodificadores BCD a 7 segmentos El decodificador de BCD a siete segmentos es un circuito combinacional que permite un código BCD en sus entradas y en sus salidas activa un display de 7 segmentos para indicar un dígito decimal. El display de siete segmentos El display está formado por un conjunto de 7 leds conectados en un punto común en su salida. Cuando la salida es común en los ánodos, el display es llamado de ánodo común y por el contrario, sí la salida es común en los cátodos, llamamos al display de cátodo común. En la figura se muestran ambos tipos de dispositivos. En el display de cátodo común, una señal alta encenderá el segmento excitado por la señal. La alimentación de cierta combinación de leds, dará una imagen visual de un dígito de 0 a 9. Display de ánodo común y cátodo común
ELECTRÓNICA DIGITAL 78 Decodificador de BCD a Siete Segmentos El decodificador requiere de una entrada en código decimal binario BCD y siete salidas conectadas a cada segmento del display. La figura representa en un diagrama de bloques el decodificador de BCD a 7 segmentos con un display de cátodo común. Diagrama de bloques de un decodificador BCD a siete segmentos Suponiendo que el visualizador es un display de cátodo común, se obtiene una tabla cuyas entradas en código BCD corresponden a A, B, C y D y unas salidas correspondientes a los leds que se encenderían en cada caso para indicar el dígito decimal. La tabla muestra el caso de ejemplo. Valor decimal Entradas Salidas A B C D a b c d e f g 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 1 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 0 0 1 1 10 1 0 1 0 X X X X X X X ... .. .. .. .. X X X X X X X 15 1 1 1 1 X X X X X X X Tabla de verdad del decodificador BCD a siete segmentos. Los valores binarios 1010 a 1111 en BCD nunca se presentan, entonces las salidas se tratan como condiciones de no importa.
ELECTRÓNICA DIGITAL 79 La simplificación de la información contenida en la tabla requiere de siete tablas de verdad, que se pueden separar para cada segmento. Por consiguiente, un 1 en la columna indica la activación del segmento y varios de estos segmentos activados indican visualmente el número decimal requerido. Según la información de la tabla de verdad, se puede obtener la expresión para cada segmento en suma de productos o producto de sumas según la cantidad de unos y ceros presentes. Salida a En la columna a existen 3 ceros y 7 unos, entonces es más fácil obtener la función PDS: a = (A+B+C+D’)·(A+B’+C+D)= A + D·(B+C) + B’·(D’+C) = A + A·B’ + A·C + A·D + B·A + B·C + B·D + C·A + C·B’+ C + C·D + D’·A + D’·B’ + D’·C a = A + (A·B’+B·A)+(A·C+C·A)+ (A·D+D’·A)+( B·C+C·B’) + B·D + C + (C·D+D’·C) + D’·B’ = A + A +A·C + A+ C + B·D + C + C + D’·B’ = A + A.C + C + B·D + D’·B’ a = A + C + (B D)’ Circuito para la salida a del decodificador BCD a siete segmentos Salida c En la columna de la salida c se tiene un solo 0, entonces se emplea el PDS: c = (A + B + C’ + D) Circuito para la salida c del decodificador BCD a siete segmentos
ELECTRÓNICA DIGITAL 80 Salida e La columna correspondiente a esta salida tiene 4 unos y 5 ceros. Es mejor utilizar la representación SDP: e = (A’·B’·C’·D’) + (A’·B’·C·D’) + (A’·B·C·D’) + (A·B’·C’·D’) ;factorizando el primer término con el cuarto y el segundo con el tercero: e = B’·C’·D’ + A’·C·D’ = D’·(B’·C’+ A’·C) Circuito para la salida e del decodificador BCD a siete segmentos El resto de salidas se obtiene por las mismas deducciones anteriores.
ELECTRÓNICA DIGITAL 81 Registros de tres estados El principio básico de un registro de estados es la presencia de tres estados para la salida del dispositivo (0, 1 y alta impedancia) según el valor de una entrada de control predeterminada. El dispositivo más básico es el registro ("buffer") de tres estados. Este registro posee una entrada de habilitación ("entrada lateral al registro") para determinar su comportamiento como amplificador, inversor ordinario o dispositivo de alta impedancia. La figura muestra el símbolo lógico del registro. En los casos 1 y 3 se habilita con estado activo alto y en los casos 2 y 4 se habilita con estado activo bajo. En estado de activación la salida se comporta como amplificador o inversor. Cuando la entrada de habilitación se niega, la salida va a un estado de alta impedancia (Z). Registros de tres estados Estos dispositivos permiten que varias fuentes puedan compartir una misma línea de comunicación, siempre y cuando una sola fuente utilice la línea a la vez. Un circuito de este tipo se muestra en la figura. El circuito se configura con un decodificador para seleccionar una de ocho líneas de salida. Por ejemplo, la selección 001 habilita la salida Y1 en estado bajo, activando el registro 2 y coloca la información de entrada del registro en la línea de comunicación.
ELECTRÓNICA DIGITAL 82 Circuito lógico para una línea de comunicación Codificadores Un codificador tiene 2 n o menos líneas de entrada y n líneas de salida. Por ejemplo, en una de las entradas se puede ingresar un dígito decimal u octal y generarse un código de salida en BCD o binario. La función de los codificadores es inversa a la de los decodificadores. Los codificadores se utilizan también para codificar símbolos diferentes y caracteres alfabéticos. Codificador Binario El codificador binario tiene 2 n entradas y n salidas. Sólo, una sola de las entradas puede estar activada. La salida suministra el valor binario correspondiente a la entrada activada. Este tipo de decodificador opera en forma contraria a los decodificadores de 2 a 4, 3 a 8, estudiados antes.
ELECTRÓNICA DIGITAL 83 Codificador de 8 a 3. El codificador 8 a 3 tiene 8 entradas (I0 a I7), una para cada uno de los ocho dígitos y 3 salidas que conforman el número binario equivalente (A0 a A2). La figura muestra el diagrama del decodificador. Codificador de 8 a 3 La tabla de verdad se muestra en la tabla. Entradas Salidas I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 Tabla de verdad de codificador de 8 a 3.
ELECTRÓNICA DIGITAL 84 En la tabla de verdad, A0 tiene un 1 lógico para las columnas de entrada con subíndice impar. La salida A1 es 1 en la columnas I2, I3, I6 e I7 y la salida A2 es 1 en la columnas I4, I5, I6 e I7. Las expresiones lógicas son las siguientes: A0 = I1 + I3 + I5 + I7 A1 = I2 + I3 + I6 + I7 A2 = I4 + I5 + I6 + I7 Por ejemplo, sí está activada la entrada 3, la salida es 011. El circuito se construye con compuertas OR y se muestra en la figura. Circuito lógico del codificador 8 a 3. Codificador sin prioridad Los circuitos codificadores pueden ser diseñados con prioridad o sin ella. En los codificadores sin prioridad con entradas activas altas, la activación de más de una entrada simultáneamente con valor 1, genera un código erróneo en la salida, de acuerdo al número de entradas excitadas con el respectivo valor. La solución de este conveniente se logra empleando codificadores de prioridad.
ELECTRÓNICA DIGITAL 85 Codificador de prioridad Los codificadores de prioridad seleccionan la entrada de mayor prioridad cuando se presentan varias entradas activas simultáneamente. En la tabla se muestra la lógica de entrada y de salida de un decodificador. Entradas Salidas I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 X X X X X X X 0 0 0 0 X X X X X X 0 1 0 0 1 X X X X X 0 1 1 0 1 0 X X X X 0 1 1 1 0 1 1 X X X 0 1 1 1 1 1 0 0 X X 0 1 1 1 1 1 1 0 1 X 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 Tabla de verdad del Codificador de Prioridad. El decodificador se encuentra comercialmente tal como se encuentra dispuesto en la figura. La diferencia radica en unas entradas de habilitación adicionales que activan las entradas o las salidas a unos valores predefinidos. Diagrama de Bloques del codificador de Prioridad.
ELECTRÓNICA DIGITAL 86 Codificador Decimal - BCD El codificador decimal a BCD posee diez entradas, correspondientes cada una a un dígito decimal y cuatro salidas en código BCD. El diagrama de bloques de la figura muestra la disposición de entradas y salidas del decodificador. Diagrama de Bloques del codificador Decimal a BCD. En la tabla se encuentra el código BCD correspondiente a cada dígito decimal. Dígito Decimal BCD A3 A2 A1 A0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 Código Decimal –BCD.
ELECTRÓNICA DIGITAL 87 Las expresiones para cada una de las salidas son las siguientes. A3 = 8+9 A2 = 4+5+6+7 A1 = 2+3+6+7 A0 = 1+3+5+7+9. Ahora configurando el análisis en un circuito combinacional, se obtiene el siguiente circuito sin necesidad de una entrada para el bit 0. Circuito lógico del codificador BCD a Decimal
ELECTRÓNICA DIGITAL 88 Aplicación del codificador decimal - BCD (74HC147) Los codificadores encuentran mayor aplicación en los dispositivos de entrada y salida. La señal de entrada es introducida de una forma comprensible para el usuario y la "traducción" la realiza el codificador a un código comprensible para el equipo. En un teclado, cuando se pulsa la tecla correspondiente a un dígito, esta entrada se codifica en código BCD. Aplicación del codificador decimal – BCD. Teclado numérico.
ELECTRÓNICA DIGITAL 89 Multiplexores y demultiplexores Multiplexar es transmitir datos de una de n fuentes a la salida del circuito combinacional. El demultiplexor desempeña la función contraria. Multiplexores (MUX) Un multiplexor es un circuito combinacional que selecciona una de n líneas de entrada y transmite su información binaria a la salida. La selección de la entrada es controlada por un conjunto de líneas de selección. La relación de líneas de entrada y líneas de selección está dada por la expresión 2 n , donde n corresponde al número de líneas de selección y 2 n al número de líneas de entrada. Multiplexor de 2 entradas El multiplexor se caracteriza por tener dos líneas de entrada, una línea de selección y una de salida. En el multiplexor, las entradas son I0 e I1 y la selección viene dada por el valor de la entrada S. El valor de la salida Y depende de los valores lógicos ingresados en los cuadros de texto para las variables I0, I1 y S. Por ejemplo, sí I0=0, I1=1 y S=0, entonces Y=I0=0. La tabla de verdad se muestra en la tabla. S Y 0 I0 1 I1 Tabla de verdad de un multiplexor de dos entradas El circuito lógico se muestra en la figura. Multiplexor 2 a 1
ELECTRÓNICA DIGITAL 90 Multiplexor de 4 entradas El multiplexor de 4 entradas es un multiplexor de 4 líneas a 1. La figura muestra el diagrama de bloques del multiplexor. Las entradas son I0, I1, I2 e I3 y la selección viene dada por las entradas S0 y S1. El valor de la salida Y depende de los valores lógicos presentes en las entradas de datos y la selección. Multiplexor 4 a 1 La tabla de verdad se muestra en la tabla Por ejemplo, sí I0=1, I1=1, I2=0, I3=1 y S1=1, S0=0 entonces Y=I2=0. Entrada de Selección de datos Entrada Seleccionada S1 S0 Y 0 0 I0 0 1 I1 1 0 I2 1 1 I3 Tabla de verdad de un multiplexor de cuatro entradas. El problema consiste en definir un conjunto de expresiones para construir el circuito lógico. La ecuación en cada fila, se obtiene a partir del dato de entrada y la entrada de selección de datos: La salida es Y= I0, sí S1=0 y S0=0. Entonces Y = I0·S1’·S0’. La salida es Y= I1, sí S1=0 y S0=1. Entonces Y = I1·S1’·S0. La salida es Y= I2, sí S1=1 y S0=0. Entonces Y = I2·S1·S0’. La salida es Y= I3, sí S1=1 y S0=1. Entonces Y = I3·S1·S0.
ELECTRÓNICA DIGITAL 91 Sumando lógicamente las ecuaciones anteriores: Y = I0·S1’·S0’ + I1·S1’·S0 + I2·S1·S0’ + I3·S1·S0 En consecuencia, el circuito asociado se implementa en la figura. Circuito Lógico de un multiplexor 4 a 1 Demultiplexores (Distribuidores de datos) Un demultiplexor es un circuito combinacional que recibe información en una sola línea y la transmite a una de 2 n líneas posibles de salida. La selección de una línea de salida específica se controla por medio de los valores de los bits de n líneas de selección. La operación es contraria al multiplexor. La figura muestra el diagrama de bloques del demultiplexor. Diagrama de Bloques del Demultiplexor. La figura muestra un demultiplexor de 1 a 4 líneas. Las líneas de selección de datos activan una compuerta cada vez y los datos de la entrada pueden pasar por la compuerta hasta la salida de datos determinada. La entrada de datos se encuentra en común a todas las AND.
ELECTRÓNICA DIGITAL 92 Circuito Lógico de un Demultiplexor de 1 a 4 líneas. El decodificador de la figura funciona como un demultiplexor si la línea E se toma como línea de entrada de datos y las líneas I0 e I1 como líneas de selección. Observe que la variable de entrada E tiene un camino a todas las salidas, pero la información de entrada se dirige solamente a una de las líneas de salida de acuerdo al valor binario de las dos líneas de selección I0 e I1. Por ejemplo si la selección de las líneas I0I1 = 10 la salida Y2 tendrá el mismo valor que la entrada E, mientras que las otras salidas se mantienen en nivel bajo. Circuito Lógico de un Decodificador/Demultiplexor. En consecuencia, como las operaciones decodificador y demultiplexor se obtienen del mismo circuito, un decodificador con una entrada de activación se denomina decodificador/demultiplexor; siendo la entrada de activación la que hace al circuito un demultiplexor. La tabla de verdad se muestra en la tabla E I0 I1 Y0 Y1 Y2 Y3 1 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 Tabla de verdad de un decodificador/demultiplexor
ELECTRÓNICA DIGITAL 93 CIRCUTOS LÓGICOS SECUENCIALES Introducción Los circuitos lógicos secuenciales son un tipo de circuito digital que tiene memoria interna, lo que permite que su salida no solo dependa de las entradas actuales, sino también de las entradas previas y del estado almacenado. A diferencia de los circuitos lógicos combinacionales, que generan una salida única en función de sus entradas actuales, los circuitos secuenciales pueden cambiar de estado en función de una secuencia de entradas y eventos de reloj. Los circuitos secuenciales se utilizan en una amplia variedad de aplicaciones, como sistemas de control, contadores, registros y máquinas de estado finito. Son fundamentales para la implementación de sistemas digitales más complejos, como computadoras, dispositivos de almacenamiento y sistemas de comunicación. Los elementos básicos de un circuito lógico secuencial incluyen: 1. Flip-flops: Son dispositivos de almacenamiento de un bit que pueden mantener un estado hasta que se les indique cambiar a otro estado. Existen diferentes tipos de flip-flops, como SR, D, JK y T, cada uno con características y aplicaciones específicas. 2. Registros: Son conjuntos de flip-flops utilizados para almacenar y manipular datos binarios. Los registros de desplazamiento, por ejemplo, permiten mover datos a lo largo de una cadena de flip-flops. 3. Contadores: Son circuitos secuenciales que pueden contar eventos, como pulsos de reloj o transiciones de señales. Los contadores pueden ser síncronos, donde todos los flip-flops cambian de estado al mismo tiempo, o asíncronos, donde el cambio de estado se propaga a través de los flip-flops. 4. Máquinas de estado finito (MEF): Son modelos abstractos utilizados para diseñar y analizar circuitos secuenciales. Las MEF consisten en un conjunto de estados, transiciones entre estados y acciones que se realizan en función de las entradas y el estado actual.
ELECTRÓNICA DIGITAL 94 Flip Flops Los flip-flops son dispositivos de almacenamiento de un bit en circuitos digitales. Son un elemento esencial en la electrónica digital secuencial y actúan como una memoria básica capaz de almacenar un único bit de información (0 o 1). Los flipflops pueden mantener su estado hasta que se les indique cambiar a otro estado mediante entradas de control específicas. Existen diferentes tipos de flip-flops, cada uno con características y aplicaciones específicas. Los más comunes son: • Flip-flop SR (Set-Reset): Este tipo de flip-flop tiene dos entradas, una para establecer (set) y otra para restablecer (reset) el estado almacenado. Cuando la entrada Set (S) se activa, el flip-flop almacena un 1; cuando se activa la entrada Reset (R), almacena un 0. Si ambas entradas están desactivadas, el flip-flop mantiene su estado actual. • Flip-flop D (Data): El flip-flop D tiene una entrada de datos (D) y una entrada de reloj (CLK). Cuando se produce un evento de reloj, el flip-flop D almacena el valor presente en la entrada de datos (D). Este tipo de flip-flop se utiliza comúnmente en registros y sistemas de almacenamiento de datos. • Flip-flop JK: Este flip-flop es una extensión del flip-flop SR que soluciona el problema de estados no permitidos (cuando las entradas S y R están activadas simultáneamente). El flip-flop JK tiene dos entradas, J y K, y una entrada de reloj (CLK). Cuando se activan ambas entradas (J y K) y ocurre un evento de reloj, el flip-flop JK invierte su estado actual. • Flip-flop T (Toggle): El flip-flop T tiene una entrada de control llamada T (Toggle) y una entrada de reloj (CLK). Cuando la entrada T está activa y se produce un evento de reloj, el flip-flop cambia (invierte) su estado actual. Este tipo de flip-flop se utiliza comúnmente en contadores y divisores de frecuencia.
ELECTRÓNICA DIGITAL 95 Flip Flop SR El flip-flop SR (Set-Reset) es un tipo básico de flip-flop utilizado en circuitos digitales secuenciales. Su función principal es almacenar un bit de información y mantener ese estado hasta que se le indique cambiar. El flip-flop SR tiene dos entradas de control: Set (S) y Reset (R), y dos salidas: Q y su complemento, Q̅(Q negado). S R Q (siguiente) Q̅(siguiente) Descripción 0 0 Q (actual) Q̅(actual) Sin cambio (estado actual) 1 0 1 0 Set (Q = 1) 0 1 0 1 Reset (Q = 0) 1 1 X X Estado indeterminado o no permitido
ELECTRÓNICA DIGITAL 96 Flip Flop D El flip-flop D (Data) es un tipo de flip-flop utilizado en circuitos digitales secuenciales que tiene una entrada de datos (D) y una entrada de reloj (CLK). A diferencia del flip-flop SR, el flip-flop D no presenta ambigüedad en sus estados y, por lo tanto, se utiliza comúnmente en sistemas de almacenamiento y transferencia de datos, como registros y memorias. El comportamiento del flip-flop D se describe de la siguiente manera: • Cuando hay un evento de reloj (generalmente un flanco ascendente o descendente), el flip-flop D almacena y mantiene el valor presente en la entrada de datos (D). • Si no hay un evento de reloj, el flip-flop D mantiene su estado actual, sin importar el valor en la entrada de datos (D). El flip-flop D es esencialmente un dispositivo de almacenamiento de un bit que captura y mantiene el valor de la entrada de datos en un momento específico, sincronizado con la señal de reloj. Hay varios circuitos integrados (CI) que contienen flip-flops D en las familias TTL y CMOS. Algunos ejemplos son: • 74LS74: Este CI de la familia TTL contiene dos flip-flops D con entradas de reloj, preset y clear independientes. • 74HC74: Es un CI de la familia CMOS de alta velocidad que también contiene dos flip-flops D con entradas de reloj, preset y clear independientes. • CD4013: Este CI de la familia CMOS contiene dos flip-flops D con entradas de reloj, set y reset independientes. Los flip-flops D son fundamentales en aplicaciones donde se requiere el almacenamiento y la manipulación de datos, como computadoras, sistemas de control y dispositivos de comunicación.
ELECTRÓNICA DIGITAL 97 Flip Flop D con compuertas NAND IC Flip Flop D 74LS74
ELECTRÓNICA DIGITAL 98 Flip Flop JK El flip-flop JK es un tipo de flip-flop utilizado en circuitos digitales secuenciales que es una mejora del flip-flop SR. El flip-flop JK tiene dos entradas de control, J y K, una entrada de reloj (CLK) y dos salidas, Q y Q̅(Q negado). La ventaja del flip-flop JK sobre el flip-flop SR es que elimina la ambigüedad del estado indeterminado o no permitido cuando ambas entradas de control se activan simultáneamente (S=1, R=1 en el caso del flip-flop SR). El comportamiento del flip-flop JK se describe de la siguiente manera: • Si J=0 y K=0: el flip-flop mantiene su estado actual (sin cambio). • Si J=1 y K=0: el flip-flop se establece (set) y la salida Q se vuelve 1. • Si J=0 y K=1: el flip-flop se restablece (reset) y la salida Q se vuelve 0. • Si J=1 y K=1: el flip-flop cambia (toggling) su estado, es decir, invierte su salida Q. El flip-flop JK se utiliza comúnmente en contadores y sistemas de control donde se requiere cambiar o mantener estados en función de una secuencia de entradas y eventos de reloj. Algunos circuitos integrados (CI) que contienen flip-flops JK en las familias TTL y CMOS incluyen: • 74LS76: Este CI de la familia TTL contiene dos flip-flops JK con entradas de reloj, preset y clear independientes. • 74HC73: Es un CI de la familia CMOS de alta velocidad que contiene dos flip-flops JK con entradas de reloj, preset y clear independientes. • CD4027: Este CI de la familia CMOS contiene dos flip-flops JK con entradas de reloj, set y reset independientes. Los flip-flops JK son fundamentales en aplicaciones donde se requiere el almacenamiento y la manipulación de estados en sistemas digitales, como contadores y máquinas de estado finito.
ELECTRÓNICA DIGITAL 99 CI Flip Flop JK 74LS76
ELECTRÓNICA DIGITAL 100 Flip Flop T El flip-flop T (Toggle) es un tipo de flip-flop utilizado en circuitos digitales secuenciales, especialmente en aplicaciones como contadores y divisores de frecuencia. El flip-flop T tiene una entrada de control llamada T (Toggle), una entrada de reloj (CLK) y dos salidas, Q y Q̅(Q negado). El comportamiento del flip-flop T se describe de la siguiente manera: • Si T=0: el flip-flop mantiene su estado actual (sin cambio) cuando ocurre un evento de reloj. • Si T=1: el flip-flop cambia (toggling) su estado, es decir, invierte su salida Q cuando ocurre un evento de reloj. La función principal del flip-flop T es cambiar su estado de salida en función de la entrada de control T y el evento de reloj. El flip-flop T puede considerarse como un flip-flop JK simplificado, donde las entradas J y K están conectadas juntas para formar la entrada T. Algunos circuitos integrados (CI) que contienen flip-flops T en las familias TTL y CMOS incluyen: • 74LS107: Este CI de la familia TTL contiene dos flip-flops T con entradas de reloj y clear independientes. • 74HC4017: Es un CI de la familia CMOS de alta velocidad que contiene un contador decimal de 10 etapas con flip-flops T internos y salidas decodificadas. • CD4024: Este CI de la familia CMOS contiene un contador binario de 7 etapas con flip-flops T internos y múltiples salidas. Los flip-flops T son ampliamente utilizados en aplicaciones donde se requiere cambiar estados en función de una secuencia de eventos de reloj, como contadores binarios, divisores de frecuencia y máquinas de estado finito.