test

18

การทดลองท่ี 2
วงจรบวก และการออกแบบวงจรเบือ้ งตน

วัตถปุ ระสงค

1. นักศึกษาสามารถตอวงจรบวกขนาด 1 บิตจาก Gate พนื้ ฐานได
2. นักศึกษาสามารถออกแบบวงจรเพ่อื ใหทํางานไดต ามตอ งการได
3. นกั ศึกษาสามารถใช IC สําหรบั วงจรบวกสาํ เร็จรปู ได

ทฤษฏี

วงจรบวก
เราสามารถแบง วงจรบวกออกไดเปน 2 แบบคอื Half Adder และ Full Adder
วงจร Half Adder คือ วงจรบวกซึ่งมี 2 อินพุทคือ A และ B มีเอาทพุท 2 เอาทพุทคือผลรวม

(Sum)และตวั ทด (Carry) วงจรจะบวก A และ B ไปตามกฎการบวกเลขฐานสองและเอาทพ ทุ เปนผลรวมและ
ตัวทด

รูปท่ี 2.1 บลอ็ คไดอะแกรมและตารางคา ความจริงของ Half Adder

อยางไรกต็ ามวงจร Half Adder มีความสามารถในการบวก 2 อินพุท สวนวงจรฟูลแอดเดอร จะบวก
ได 3 อนิ พุท คือตัวตงั้ (A), ตวั บวก (B) และ ตัวทดเขา (Cin) จากการบวกในหลกั ทต่ี รงกนั กอ น และเอาทพุทมี
ผลรวม (Sum) และ ตัวทดออก (Cout) ตารางความจริงตามกฎการบวกเลขฐานสองดังรูปท่ี 2.2 แสดง
บล็อกไดอะแกรมและตารางความจริงของวงจรฟูลแอดเดอรผลรวมของลอจิก 1 แตละคร้ังจํานวนทั้งหมด
ของลอจิก 1 บนอนิ พทุ A , B และตัวทดเขา เปน ค่ีจะคลา ยกบั การเกดิ พาริตคี ู

เรยี บเรียงโดย จิระศักดิ์ สิทธกิ ร 2549 01072114 Digital Circuit Laboratory

Computer Engineering, King Mongkut's Institute of Technology Ladkrabang

19

รปู ท่ี 2.2 บล็อคไดอะแกรมและตารางคาความจรงิ ของ Full Adder

ตารางท่ี 2.1 เปนรายการของไอซีวงจรฟูลแอดเดอรขนาด 4 บิตภายในวงจรจะมีองคประกอบท่ี

เพียงพอสําหรับ ไอซี 7483 เปนการบวกเลขไบนาร่ีขนาด 4 บิต 2 จํานวนคือ A4 – A1 เปนตัวตั้ง และ B4 – B1
เปนตัวทดเขา (Cin) , ผลรวม Σ4 – Σ1 และตัวทดออก (Cout) แสดงรูปท่ี 2.3 ตัวทด C1, C2, C3 จะอยูภายในไม
ปรากฏบนขาของ ตัวไอซี

ตารางท่ี 2.1 ตวั อยา งของไอซีวงจรบวก

DEVICE NO. FAMILY DESCRIPTION
7483 TTL 4-bit binary adder with fast carry
74C83 CMOS 4-bit binary adder with fast caary
4008 CMOS 4-bit full adder with fast carry

รปู ที่ 2.3 อินพุท และเอาทพ ุท 4-บิตของวงจรฟูลแอดเดอร

รูปท่ี 2.4 แผนผงั การตอ ขาของ IC เบอร 7483

เรยี บเรยี งโดย จริ ะศกั ดิ์ สทิ ธิกร 2549 01072114 Digital Circuit Laboratory

Computer Engineering, King Mongkut's Institute of Technology Ladkrabang

20

14,(9) C4

16,(11) Σ15,(10)
B4 4

A4 1,(12)

B3 4,(15) Σ2,(13)
A3 3

3,(14)

B2 7,(2) Σ6,(1) 2

A2 8,(3) Σ9,(4)
11,(6) 1

B1

A1
10,(5)

C0 13,(7)

รปู ที่ 2.5 ลอจิกไดอะแกรมของ 7483

การออกแบบวงจรเบ้อื งตน
การออกแบบวงจรดิจตอลเปนวิธีการนําอุปกรณทางดิจตอลมาประกอบกันเพื่อใหไดผลการทํางาน

เปน ไปตามที่ตอ งการ โดยมีข้นั ตอนการทาํ งานดังตอปน้ี
1. จากโจทย (ความตองการ) เขยี นตารางความจรงิ (truth table)
- หาจาํ นวน Input / Output
- หาความสมั พนั ธระหวาง Input / Output ในทุกกรณเี ขยี นตารางความจรงิ
2. เขยี นสมการบูลลีน
- ใชวธิ กี าร Sum of product / Product of sum
3. ลดรปู สมการใหส ั้นลง (เพอ่ื ลดจาํ นวนเกท)
- ใชว ิธีการ Boolean Algebra / Karnaugh Map
- หรือเปลี่ยนรปู สมการไปตามชนิดของเกทที่มใี ช
4. เขียนวงจรเกทจากสมการทไี่ ด

เรียบเรียงโดย จิระศกั ด์ิ สทิ ธกิ ร 2549 01072114 Digital Circuit Laboratory

Computer Engineering, King Mongkut's Institute of Technology Ladkrabang

21

อปุ กรณสําหรบั การทดลอง จํานวน 1 ตัว

1. IC เบอร 7404 Hex Inverter จาํ นวน 1 ตัว
2. IC เบอร 7408 Quadruple 2 Input Positive-AND Gate จํานวน 1 ตวั
3. IC เบอร 7432 Quadruple 2-Input Positive-OR Gate จาํ นวน 1 ตวั
4. IC เบอร 7483 Single 4-Bit Binary Full Adder (Look Ahead Carry)
5. IC เบอร 7486 Quadruple 2 Input Exclusive-OR Gate จํานวน 1 ตัว

การทดลองท่ี 2.1
ใหนักศึกษาออกแบบและตอวงจร Half Adder จํานวน 1 บิตโดยใช IC ของ Gate พื้นฐานที่

ประกอบดว ย Exclusive-OR และ AND Gate
1. เขยี นตารางคา ความจริง

2. เขยี นสมการตรรกะ
3. เขยี นวงจรทอี่ อกแบบ

4. ตอรปู วงจรตามท่อี อกแบบ

เรยี บเรียงโดย จิระศกั ดิ์ สิทธิกร 2549 01072114 Digital Circuit Laboratory

Computer Engineering, King Mongkut's Institute of Technology Ladkrabang

22
การทดลองท่ี 2.2

ใหนกั ศึกษาออกแบบและตอ วงจร Full Adder จาํ นวน 1 บิต โดยใช IC ของ Gate พนื้ ฐาน
1. เขียนตารางคา ความจริง

2. หา Sum of Product (SOP)

3. ลดรปู สมการตรรกะ

4. เขยี นวงจรทอี่ อกแบบ

5. ตอรูปวงจรตามที่ออกแบบ

เรียบเรยี งโดย จิระศกั ดิ์ สิทธิกร 2549 01072114 Digital Circuit Laboratory

Computer Engineering, King Mongkut's Institute of Technology Ladkrabang

23

การทดลองท่ี 2.3 C4
ใหน ักศึกษาตอ วงจรบวกจาก IC เบอร 7483 พรอมบันทกึ ผลจากอนิ พุททป่ี อ นให
INPUT OUTPUT

A4 A3 A2 A1 B4 B3 B2 B1 C0 ∑4 ∑3 ∑2 ∑1
111100001
111000010
101101001
101001010
011110001
011010010
001111001
001011010

การทดลองท่ี 2.4
ใหน กั ศึกษาออกแบบและตอ วงจรเพอ่ื ใหไดผ ลลพั ธต ามตารางคาความจริงทกี่ าํ หนด
Input Output
ABCXY
00000
00111
01001
01100
10001
10110
11010
11111
1. หา Sum of Product (SOP)

เรียบเรยี งโดย จิระศกั ด์ิ สิทธิกร 2549 01072114 Digital Circuit Laboratory

Computer Engineering, King Mongkut's Institute of Technology Ladkrabang

24
2. ลดรปู สมการตรรกะ

3. เขียนวงจรท่ีออกแบบ

5. ตอ รูปวงจรตามท่อี อกแบบ

คาํ ถามทายการทดลอง

1. เขียนตารางความจริง และลอจิกไดอะแกรมของวงจร Half-Adder และ Full-Adder จากเกท
พ้ืนฐาน พรอ มแสดงเบอรไ อซีและหมายเลขของขาสัญญาณที่ใชงาน

เรียบเรยี งโดย จริ ะศกั ดิ์ สทิ ธกิ ร 2549 01072114 Digital Circuit Laboratory

Computer Engineering, King Mongkut's Institute of Technology Ladkrabang

25
2. เขียนวงจรบวกเลข 8 bit โดยใช IC 7483 (แสดงภาพตอ Input, Output และ ตอสายไฟบนไอซี

พอสังเขป

3. เขียนวงจรลบเลข 4 บิท แบบ 1’s complement โดยใชไอซีเบอร 7483 และเกทพื้นฐาน (วงจรท่ี
ออกแบบทํางานเปนวงจรลบเลขเทา น้ัน)

เรยี บเรยี งโดย จิระศักด์ิ สิทธิกร 2549 01072114 Digital Circuit Laboratory

Computer Engineering, King Mongkut's Institute of Technology Ladkrabang