Компоненты и технологии 2020-01 (222)

компоненты 49

Рис. 2. Условное графическое обозначение Рис. 4. Рекомендуемая типовая схема включения микросхемы К5329ЕУ034
микросхемы К5329ЕУ034

Рис. 3. Структурная схема микросхемы К5329ЕУ034 www.kite.ru
КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

50 компоненты

Рис. 5. Результат моделирования микросхемы К5329ЕУ034 в типовой схеме включения в аварийных состояниях входной и выходной цепей

Для правильного понимания работы и возможностей микросхемы нужно подключить к Vss (рис. 4). Отношение периода к длитель-
К5329ЕУ034 на рис. 5 представлен результат ее моделирования в ти- ности активной работы таймера микросхемы составляет порядка 40.
повой схеме включения в различных аварийных состояниях входной
и выходной цепей. Номиналы элементов типовой схемы при моде- Далее происходит авария выходной цепи: RL = 5 Ом. Произошел
лировании: R1 = 52,7 кОм, R2 = 1,23 кОм, R3 = 41,7 кОм, R4 = 1,1 кОм, разряд выходной емкости CL, сигнал PWRGD сбросился, вновь на-
R5 = 0,015 Ом, C4 = 20 нФ, RL = 1 кОм, CL = 300 мкФ. чинает работать таймер (TIMER) и схема ограничения по току (I(R5),
GATE), снова заряжая выходную емкость CL. Процесс заряда емкости
В начальный момент входная и выходная цепи исправны: Vdd = 48 В, может продолжаться (CL успевает разрядиться через RL), постоянно
RL = 1 кОм, поэтому запускается таймер (TIMER), схема ограниче- перезапуская таймер и схему ограничения по току до тех пор, пока
ния по току (I(R5), GATE) и происходит заряд выходной емкости CL в нагрузке не исчезнет неисправность (при свободном RETRY). После
(DRAIN), как показано на рис. 4, 5. Выходная емкость CL зарядилась того как неисправность нагрузки исчезает — RL = 1 кОм, после двух
за два периода таймера, напряжение DRAIN равно нулю, и срабо- периодов действия таймера вновь сработал сигнал PWRGD, означаю-
тал сигнал PWRGD (успешный запуск схемы), подающий команду щий успешный запуск схемы.
на включение вторичной цепи (например, DC/DС-преобразователя).

Для блокировки вторичного запуска таймера в микросхеме
К5329ЕУ034 предусмотрен сигнал RETRY, который в этом случае

Рис. 6. Тестовая плата для макетирования обследования параметров по типовой схеме Рис. 7. Осциллограммы выходных напряжений микросхемы К5329ЕУ034
включения микросхемы К5329ЕУ034 в оценочной плате (С4 = 33 нФ, RL = 10 кОм, CL = 470 мкФ).
1 — канал TIMER; 2 — канал SENSE; 3 — канал GATE; 4 — канал PWRGD

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

компоненты 51

Дальше промоделированы два аварийных режима входной сменных модулей или плат, как показано в статье для зарубежного
цепи, когда входное напряжение (Vdd) больше и меньше диапазо-
на номинального напряжения. В обоих случаях сбрасывают сиг- аналога [5].
налы PWRGD, GATE, закрывается транзистор VT1, при этом тай-
мер заблокирован (TIMER = 0 В), так как неисправность возникла Микросхема К5329ЕУ034 освоена серийно и может выпускаться
во входной цепи. Это состояние будет сохраняться до тех пор, пока
напряжение на входе микросхемы (Vdd) не будет в диапазоне номи- в необходимых количествах. n
нального напряжения.
Литература
Для удобства макетирования и обследования микросхемы
К5329ЕУ034 в типовой схеме включения была разработана оценочная 1. О’Салливан М. «Горячее подключение»: теория и пример конструкции //
плата, представленная на рис. 6, а на рис. 7 — осциллограммы выход- Компоненты и технологии. 2009. № 4.
ных напряжений во временном промежутке заряда выходной емко-
сти (внешней, в плату не входит) и работы таймера. Оценочная плата 2. www.analog.com/ru/products/monitor-control-protection/hot-swap-
может быть настроена на три номинальных напряжения: 12 В ±20%, controllers.html
24 В ±20%, 48 В ±20%, размеры платы — 4060 мм. Данную оценоч-
ную плату можно использовать (мезонином) для макетирования 3. www.analog.com/media/en/technical-documentation/data-sheets/4250lhfa.pdf
4. Техническое описание микросхемы К5329ЕУ034.

www.nzpp.ru/product/page24.php
5. www.analog.com/media/en/dsp-documentation/evaluation-kit-manuals/

dc429A.pdf

новости источники питания

Диммируемый 1-А LED-драйвер RECoM с широким входным диапазоном
для управления линейками светодиодов

Компания RECOM расширила спектр выпуска- мальным для узлов IoT или диммеров на основе мыкания и разомкнутого выхода. MTBF составляет
емой продукции серией светодиодных драйверов микроконтроллеров. Вход диммирования можно
RCDE-48, которые могут обеспечивать постоянный использовать и как дистанционное управление 1,3 млн ч. Модули доступны в стандартном корпусе
ток до 350, 700 или 1050 мА для питания цепочек ON/OFF. Модули могут работать при высоких
до 15 последовательно соединенных светодиодов температурах окружающей среды (+80 °C для DIP-24 32,1×20,8×12,3 мм.
с повышенной яркостью и КПД до 97%. Диапазон 350-мА версии) без ухудшения характеристик www.recom-power.com
входного напряжения составляет 6–60 В DC для или принудительного охлаждения, что делает
номинальных шин питания 12, 24 или 48 В, также их пригодными для внутреннего и наружного ос-
предусмотрен вход для линейного аналогового вещения при работе на высотах до 5000 м. Все
или ШИМ-диммирования 0–100%, совместимый драйверы обеспечены защитой от перегрева, по-
с логическим уровнем 3,3 В, что делает его опти- ниженного напряжения (ULVO), от короткого за-

Реклама

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

52 компоненты источники питания

DC/DC-преобразователи
высокой надежности,

новое поколение

Вадим ЧеРНый Компания Crane Aerospace & Electronics, поставляющая электронные прибо-
[email protected] ры под брендом Intrepoint, объявила о разработке новых низкопрофильных
DC/DC-преобразователей MSA+ с увеличенной мощностью, которые за-
менят известную серию MSA высоконадежных преобразователей питания.

Нужно отметить, что предыдущая их и пришли к выводу, что они сохраняют монного Curiosity (рис. 2), в ракете-носителе
серия преобразователей MSA от- работоспособность при поглощенной дозе Ariane 5 и других начинаниях.
лично себя зарекомендовала на бор- излучения более 50 крад (Si), причем влия-
ту военных и гражданских воздушных ние тяжелых ионов с энергией до 100 МэВ, Как пояснил 1 августа Боб Майерс (Bob
судов, военной и специализированной тех- полученных в линейном ускорителе, Myers), директор Crane A & E по разработ-
ники. Например, преобразователи данной не приводит к нарушению их функциони- ке модульных преобразователей питания,
серии используются в таких знаковых про- рования. Поэтому преобразователи MSA новые преобразователи постоянного тока
ектах, как истребитель Joint Strike Fighter F35 используются в низкоорбитальных косми- MSA+ (рис. 3) совместимы с предыдущи-
(рис. 1) или вертолет Apache. Производитель ческих миссиях, даже несмотря на то, что ми преобразователями MSA и предназначе-
может создавать устройства классов H и K эти изделия специально не конструирова- ны для их замены в существующих схемах
в соответствии со стандартом MIL PRF38534 лись для космических целей. и, безусловно, для применения в новых.
на своем оборудовании и отбраковывать эти Итак, что изменилось?
изделия по стойкости к воздействию факто- Впрочем, компания Crane A & E име-
ров окружающей среды в соответствии с во- ет достаточно солидную линейку спе- Выходная мощность отдельного устрой-
енным стандартом MIL STD883. циализированных космических преоб- ства увеличилась с 5 до 6 Вт при меньшей
разователей (табл. 1), которые находят высоте профиля, расширился диапазон до-
Преобразователи Interpoint MSA уста- широкое применение как в проектах NASA, пустимых входных напряжений, а вместо
навливаются и в космических аппаратах, так и в космических программах других оптопары для гальванической развязки при-
предназначенных для работы на низких стран. Общеизвестно участие компании меняется магнитная обратная связь.
орбитах. Многие потребители испытали в проектах марсоходов, в том числе и неуго-
Серия MSA+ включает восемь моделей с од-
ним или двумя выходами (рис. 4) на выход-

Рис. 1. Модули питания Interpoint используются в авиации — истребителях F35 Рис. 2. Радиационно стойкие модули Interpoint стали основой архитектуры питания
марсохода Curiosity

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

источники питания компоненты 53

ные напряжения 3,3; 5; 5,2; 12; 15; ±5; ±12 или Таблица 1. Радиационно стойкие DC/DC-преобразователи Interpoint
±15 В DC. На вход MSA+ подается напряже-
ние с шины питания в диапазоне 15–50 В DC Серия Входное Выходное Выходная КПД, Габариты, мм Особенности
(ранее было 16–40 В). Допускаются вспле- напряжение, В напряжение, В мощность, Вт %
ски напряжения при переходных процессах
до 80 В (длительность фронта до 50 мс). Схема SMFLHP 19–40 3,3; 5; 12; 15; ±5; ±12; ±15 53–100 72–87 76×38×10 Параллельное включение
имеет интегрированную защиту от короткого 72–80 76×65×12 до трех модулей,
замыкания. SMP120 80–160 5; 28 40–49 70–85 76×38×10
3,3; 5; 8,7; 12; 15; магнитная обратная связь
Типичный КПД достигает 76%, что яв- SMFL 16–40 ±5; ±12; ±15; ±3,3/±12; 40–65 Встроенный EMI-фильтр,
ляется приемлемым показателем для дан- ±5/±12; ±5/±15; 3,3/15 магнитная обратная связь
ного класса устройств. Для двухканальных SMRT 19–56 3,3; 5; 8,7; 12; 15; 23–35 Параллельное включение
моделей допустимая мощность на канал — ±5; ±12; ±15; ±3,3/±12;
до 4,8 Вт, или 80% от общей мощности. SMTR 16–40 ±5/±12; ±5/±15; 3,3/15 18–30 до трех модулей,
Двухканальные модели также могут быть на- MFP 3–6 3,3; 5; 12; 15; ±12; ±15 16 магнитная обратная связь
строены как одноканальные с «землей» с уд- SMHF 16–40
воением выходного напряжения на выходе. SMSA 16–40 0,8–3,5 8–16 65–75 69×56×10 Встроенный EMI-фильтр,
SLH 16–40 3,3; 5; 5,2; 12; 15; 4–5 магнитная обратная связь
Для обеспечения требований CE03 стан- ±5; ±7; ±12; ±15 1,5
дарта MILSTD461C по электромагнитной со- 3,3; 5; 5,2; 12; 15; ±5; ±12; ±15 76–84 53×28×10, Магнитная обратная связь
вместимости производитель настоятельно 5; 12; 15; ±5; ±12; ±15 92 73×28×10 (c фланцем) Регулируемый выход
рекомендует использовать с преобразовате-
лями MSA+ фильтр FMSA461, который так- 72–82 30×30×9 Компактный модуль
же выпускается компанией Crane A & E. 62–74 37×29×8, Магнитная обратная связь
79–88 51×29×8 (c фланцем)
Герметичный металлический корпус габа- 27×27×7
ритами 27,0527,058,89 мм со специальным 25×20×7
покрытием обеспечивает надежную защиту
модуля. Новинка доступна без фланцев или Асимметричное расположение фланцев по- воздействию температуры больше предель-
с фланцами для фиксации винтами (рис. 5). зволяет увеличить плотность крепления мо- ной дольше 10 с.
дулей в ряд на плате.
Модули MSA+ проходят стандартизирован-
Устройства выпускаются для работы ную программу испытаний по MIL PRF38534
в температурном диапазоне –55…+125 °C или расширенные испытания (опции ES, SX).
(до +135 °C со снижением мощности). В самом жестком варианте отбраковки
В спецификации при монтаже пайкой оплав- SX-устройства проходят, среди прочего, тер-
лением или волной припоя не рекомендуется моциклирование в диапазоне –65…+150 °C,
превышать +300 °C и подвергать устройство влияние постоянных ускорений до 3000g,

Рис. 3. Внешний вид DC/DC-преобразователей MSA+ Рис. 5. Габаритные и посадочные размеры преобразователя MSA+ с монтажными фланцами

Рис. 4. Функциональная схема преобразователя MSA+ с двухканальным выходом www.kite.ru
КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

54 компоненты источники питания

Таблица 2. DC/DC-преобразователи Interpoint класса HiRel

Серия Входное Выходное Выходная КПД, Габариты, мм Особенности
напряжение, В напряжение, В мощность, Вт %

MOR 16–40 3,3; 5; 6,3; 9,5; 12; 15; ±3,3; 66–120 78–87 76×38×10 Параллельное включение
16–40 ±5; ±6,3; ±9,5; ±12; ±15 40–65 до пяти модулей (540 Вт)
MFL 160–400 50–65
16–50 3,3; 5; 12; 15; 28; 73–87 76×38×10 Параллельное включение
MHP270 14–50 ±5; ±12; ±15 50 до пяти модулей
17–40 5; 12; 15; 28; 30–35
MFX 8–50 ±5; ±12; ±15 20–30 74–84 76×38×10 Параллельное включение
16–50 25–30 до пяти модулей (276 Вт)
MWR 16–40 3,3; 5; 9; 12; 15 25–30
16–60 20–30 89–93 53×28×10, Высокий КПД,
FMTR 3–6 3,3; ±12; 3,3; ±15; 10–25 73×28×10 (с фланцами) магнитная обратная связь
16–50 5/±12; 5/±15
GFM 16–48 3,3; 5; 12; 15; 16 78–82 50×34×10 Три выходных канала,
MTR 50 16–40 ±5; ±12; ±15 10–15 магнитная обратная связь
16–40 8–15
MTR 15–50 5; 15 75–83 76×38×10 Встроенный EMI-фильтр,
MTR 40 12–50 5 магнитная обратная связь
12–50 3,3; 5; 8,5; 12; 15; 5
MFK ±5; ±12; ±15 6 88–90 53×28×10, Высокий КПД,
MFP 1,5 73×28×10 (с фланцами) магнитная обратная связь
MHV 3,3; 5; 8,5; 12; 15; 18; ±5; 1,5
Рис. 6. Внешний вид DC/DC-преобразователя SMSA ±12; ±15; ±5/±12; ±5/±15 73–79 53×28×10 Магнитная обратная связь
MHF+ 1,8; 2,5; 3,3; 5; 5,7; 12; 15; 28; 74×28×10 (c фланцами)
проверку герметичности в среде перфтору- MGA
глерода и гелия, расширенную проверку элек- MSA ±5; ±7; ±12; ±15 75–84 53×28×10 (74×28×10), Одно-, двух- и трехканальные
трических характеристик при температурах MSA+ 0,8–3,5 50×34×10 (70×34×10) модели, магнитная обратная связь
–55, +25 и +125 °C, тестирование характери-
стик при длительной работе в тяжелых усло- MGH 3,3; 5; 12; 15; ±5; ±12; ±15; 72–86 37×29×9, Магнитная обратная связь
виях: 160 ч при температуре +125 °C. MCH ±5/±12; ±5/±15 51×29×9 (с фланцами)

Модули поставляются под заказ в испол- 3,3; 5; 5,2; 12; 15; 28; ±5; 92 30×30×9 Регулируемый выход
нении с монтажными фланцами или без них ±12; ±15; ±5/±12; ±5/±15
и не являются объектом экспортного контро- 72–83 54×29×10 (74×29×10), Одно-, двух- и трехканальные
ля США. 5; 12; 15; ±5; ±12; ±15 50×34×10 (69×34×10) модели
5; 5,2; 12; 15; ±5; ±12; ±15
Особая «космическая» версия SMSA 75–84 37×29×8, Одно-, двух- и трехканальные
(рис. 6) пока не реализована в характери- 3,3; 5; 5,2; 12; 15; 51×29×8 (c фланцами) модели
стиках нового MSA+: она имеет выходную ±5; ±12; ±15
мощность 5 Вт, диапазон входного напряже- 69–74 28×28×6 Для SMD-монтажа
ния 16–40 В (броски до 50 В при длительно- 5; 12; 15; 5; ±12; ±15
сти до 120 мс), другие характеристики те же. 71–76 27×27×6 Компактный корпус
Преобразователи SMSA поставляются в оп- 5; 12; 15; ±5; ±12; ±15
циях Class H, Class K и в радиационно стой- 73–76 27×27×9, Магнитная обратная связь,
ких (RHA) исполнениях: O (для прототи- 42×27×9 (c фланцами) компактный корпус
пирования, не тестируется), P (30 крад (Si)),
L (50 крад (Si)) или R (100 крад (Si)) согласно 76–79 26×22×6 Для SMD-монтажа,
MIL STD38534. магнитная обратная связь

Помимо MSA, наиболее известных изде- 77–79 25×20×7 Магнитная обратная связь
лий, компания Crane Aerospace & Electronics
провела определенный апгрейд всей продук- заряженных частиц коэффициент передачи рий преобразователей и EMI-фильтров
товой линейки как класса HiRel, так и ради- тока оптоизоляторов может существенно сни-
ационно стойких модулей. В частности, сле- жаться до значений, когда петля обратной Interpoint, включая SMSA, SMFLHP, SMRT,
дует отметить постепенное внедрение во всех связи по напряжению будет не в состоянии
классах мощностей схем обратной магнитной удерживать уровень выходного напряжения SMHF и SFME.
связи вместо оптопар, поскольку именно оп- в норме. Начальный момент потери регулиру-
топара является ахиллесовой пятой в преоб- емости всегда внезапный и ведет к значитель- Испытания на устойчивость к воздей-
разователях питания космического и специ- ному увеличению выходного напряжения —
ального назначения. Ведь под воздействием сначала при режиме малой нагрузки, а затем ствию тяжелых заряженных частиц прово-
и для всех режимов. Отказ преобразователя
при этом маловероятен, а вот запитываемые дились в течение года на циклотроне Texas
устройства могут пострадать. Поэтому отказ
от оптронов в пользу магнитной обратной A & M University (TAMU) и на ускорителе
связи, по мнению производителя, повысит
стабильность преобразователей питания. Lawrence Berkeley National Laboratory (LBNL).

Следует отметить, что значительное влия- Для имитационного моделирования слу-
ние на совершенствование преобразователей
Interpoint оказала подготовка к марсианской чайных воздействий использовался сфоку-
космической миссии Mars Science Laboratory,
в ходе которой на Красную планету был за- сированный лазер Naval Research Laboratory
брошен марсоход Curiosity. На борту мар-
сохода установлено девять различных се- (NRL). Тестировались как преобразовате-

ли в целом, так и отдельные компоненты,

в частности биполярные ИМС компарато-

ра ШИМ-контроллера, источники опорно-

го напряжения операционного усилителя

и т. п. Результаты опытов были учтены при

разработке новых поколений устройств.

Неудивительно, что именно DC/DC-пре-

образователи и EMI-фильтры Interpoint

были выбраны Jet Propulsion Laboratory (JPL),

генподрядчиком NASA в миссии Марс 2020,

для питания следующего марсианского ро-

вера (усовершенствованная версия Curiosity,

сейчас идет конкурс на лучшее имя для этого

работа). Миссия стартует летом следующего

года и завершится в феврале 2021-го.

Кроме того, сравнивая продуктовые ли-

нейки разных лет, нельзя не заметить по-

явления в ассортименте новых серий с по-

вышенным КПД (что, впрочем, не очень

критично для целевых рынков), со встроен-

ными EMI-фильтрами, с дополнительными

функциями и т. п. (табл. 2). Очевидно, хотя

компания Crane Aerospace & Electronics до-

статочно уверенно чувствует себя на рынке,

имея чуть не монопольное положение в от-

Реклама дельных сегментах, разработчики продолжа-

ют совершенствование продукции. n

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

Реклама

56 компоненты АЦП/ЦАП

Универсальный узел
аналогового интерфейса
с 24-разрядным Σ-Δ АЦП
для систем управления

производственными процессами

Владимир МАКАРеНКО, В статье приведена краткая информация об ИМС AD4110-1 компании
к. т. н. Analog Devices, предназначенной для построения систем контроля, из-
мерения и управления, работающей с любыми аналоговыми стандартными
[email protected] датчиками. Переключение режимов работы, выбор типа измеряемого па-
раметра, регулировка параметров измерительного тракта осуществляются
программным путем. ИМС может использоваться в системе, состоящей
из четырех ИМС AD4110-1 и микроконтроллера, объединенных по шине
SPI. Отладочная плата, предлагаемая Analog Devices, позволяет осущест-
влять программирование ИМС и контролировать полученные результаты
с помощью персонального компьютера.

Компания Analog Devices представила ИМС аналогового ин- Входы AD4110-1 конфигурируются для измерения сигналов тока
терфейса AD4110-1 со встроенным 24-разрядным АЦП для или напряжения путем программирования, благодаря чему модуль
систем управления промышленными процессами. напрямую взаимодействует со всеми стандартными промышлен-
Аналоговый AD4110-1 — это универсальный модуль (AFE — Analog ными источниками аналоговых сигналов. Программно конфигури-
Front End) со встроенным Σ-Δ АЦП, который позволяет клиентам руемые порты ввода/вывода позволяют использовать его в систе-
спроектировать устройство ввода, способное реализовать несколько мах Industry 4.0.
функций. Применение этого модуля снизит затраты на НИОКР, сокра-
тит время на разработку и ускорит выход готового изделия на рынок. Функциональная схема AD4110-1 приведена на рис. 1.
К входам AD4110-1 можно подключать датчики для измерения
ИМС предназначена для эксплуатации в промышленной автома- температуры (термопары и резистивные) и датчики, формирующие
тизации, системах дистанционного и распределенного управления, напряжение или ток. Сигналы с выходов датчиков поступают через
контрольно-измерительных приборах и системах сбора данных [1]. диагностический узел на вход дифференциального усилителя с про-

Рис. 1. Функциональная схема AD4110-1

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

АЦП/ЦАП компоненты 57

Рис. 2. Типовая схема включения ИМС AD4110-1

граммируемым коэффициентом усиления. • Программируемая скорость вывода дан- разрыва провода, перегрузки по току и пе-
Выходной сигнал усилителя через первый ных 5–125 000 отсчетов/с: регрева.
аналоговый коммутатор подается на диффе- – при числе свободных от шума эффек-
ренциальные входы 24-разрядного Σ-Δ АЦП. тивных разрядов 16 — 62 000 отсчетов/с; Типовая схема включения ИМС AD4110-1
Коммутатор позволяет подключить к входам – при числе свободных от шума эффек- приведена на рис. 2. Аналоговый дифферен-
АЦП внешние аналоговые сигналы со входов тивных разрядов 18 — 2500 отсчетов/с; циальный вход конфигурируется для приема
AIN1 и AIN2. Выходной код АЦП поступает – при числе свободных от шума эффек- тока или напряжения. Когда вход настроен
в программируемый блок цифровой филь- тивных разрядов 20 — 50/60 отсчетов/с. на прием тока, для преобразования тока в на-
трации и управления. Вывод данных АЦП пряжение может использоваться внутренний
и ввод сигналов управления осуществляются • Подавление сигналов помехи с частотами резистор (RSENSE) или высокоточный внеш-
через последовательный интерфейс. 50 и 60 Гц. ний резистор.

Основные параметры AD4110-1: • Напряжение питания ±(12–20) В, ±5 В. Для обнаружения обрыва провода через
• Два программируемых входа для измере- • Последовательный 4-проводной ин- входные выводы в измерительную цепь мо-
жет подаваться ток 1 или 100 мкА от вну-
ния тока: до ±20 мА. терфейс, совместимый с SPI, QSPI, DSP треннего источника.
• Входное напряжение: до ±10 В. и MICROWIRE, для конфигурации и диа-
• Защита от повышенного напряжения гностики ИМС. Антиэлайзинг-фильтр (ФНЧ первого по-
• Диапазон рабочих температур: –40…+105 °C. рядка) реализован с помощью внутренних
на входе: до ±30 В. • Корпус LFCSP-40, габаритные размеры: резисторов R1, R2 (рис. 1) и внешних конден-
• Возможность подключения термопары 66 мм. саторов, подключенных к выводам С+ и С–
Интегрированный, полностью диффе- (рис. 2). При указанных на рис. 2 номиналах
или резистивного датчика температуры. ренциальный усилитель с программируе- конденсаторов частота среза ФНЧ составляет
• Источник питания для датчиков тока. мым коэффициентом усиления (PGA) име- примерно 500 Гц.
• Встроенный резистор датчика тока (можно ет 16 дискретных значений коэффициента
усиления в диапазоне 0,2–24. Входные напря- Для возбуждения RTD в ИМС AD4110-1
использовать внешний резистор для дат- жения на входах AIN1 и AIN2 должны нахо- встроены согласованные источники тока, ко-
чика тока). диться в пределах AGND–AVDD5 (0–5 В). торые могут быть запрограммированы на фор-
• Ограничение входного тока даже при вы- ИМС обеспечивает диагностику внутрен- мирование тока 100, 400 и 500 мкА или любую
ключенном питании. них и внешних цепей для контроля пере- комбинацию этих значений. В ИМС предус-
• Диагностические функции для обнаруже- напряжения, пониженного напряжения, мотрена возможность подключения датчиков
ния выхода входных сигналов за пределы RTD по двух-, трех- и четырехпроводной схеме.
допустимого диапазона и обрыва провода.

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

58 компоненты АЦП/ЦАП

Рис. 3. Зависимости числа эффективных разрядов АЦП от числа отсчетов/с при использовании различных sinc-фильтров
и при разных коэффициентах усиления программируемого усилителя

Рис. 4. Схема подключения термопары с питанием
от внутреннего источника тока

Рис. 6. Четырехпроводная схема подключения RTD к ИМС AD4110-1

Рис. 5. Схема подключения термопары АЧХ которого можно изменять с помощью для работы в режиме четырехпроводного RTD.
при использовании внешнего источника перепрограммирования [1]. На рис. 3 при- В этом режиме ток возбуждения формируется
опорного напряжения ведены зависимости числа эффективных на выводе RTD ИМС (рис. 2). При использо-
разрядов АЦП от типа применяемого sinc- вании четырехпроводного режима работы ток
Особенностью AD4110-1 является то, что фильтра и частоты дискретизации (числа от- компенсации должен быть отключен.
она может работать с ограниченными функ- счетов в секунду).
циональными возможностями при отсут- Если используются токи возбуждения,
ствии питания на выводах VDD и VSS. В этом На рис. 4 показана схема подключения требуется внешний источник опорного на-
режиме питание осуществляется от внешне- термопары с питанием от внутреннего ис- пряжения 2,5 В — например, ADR4525. Он
го контура (токовой петли) 4–20 мА. точника тока, а на рис. 5 — при использова- подключен к выводам REFIN(+) и REFIN(–)
нии внешнего источника опорного напря- и предназначен для генерации токов воз-
Для подавления сигналов с частотой 50 жения. буждения как для RTD, так и для термопар
и 60 Гц используется цифровой sinc-фильтр, (рис. 5). При работе ИМС в данном режиме
В [1, 2] приведены схемы подключения RTD измерения на АЦП также подается внешнее
по двух-, трех- и четырехпроводной схеме. опорное напряжение.
По умолчанию AD4110-1 сконфигурирована

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

АЦП/ЦАП компоненты 59

Рис. 7. Зависимость ошибки измерения температуры от времени Рис. 8. Зависимость ошибки измерения температуры от времени
при переходном процессе на длительном временном интервале при переходном процессе на коротком временном интервале

Двухпроводная схема подключения RTD чины сопротивления RTD. Это достигается на RTD увеличивается из-за тепловой инер-
содержит минимум проводов до термо- с помощью отдельной пары проводов для ции. Зависимость ошибки измерения тем-
метра, но вносит в значение измеряемого со- измерения напряжения на RTD и отдельной пературы от времени на протяжении пере-
противления погрешности, поскольку про- пары проводов для его возбуждения. ходного процесса на длительном временном
вода имеют собственное сопротивление RL, интервале приведена на рис. 7, а на корот-
которое суммируется с сопротивлением RTD AD4110-1 содержит программируемый пре- ком — на рис. 8.
(ток возбуждения создает падение напря- цизионный источник тока для работы с че-
жения на сопротивлении проводов). Хуже тырехпроводным датчиком RTD. Доступны При условии, что питание к AD4110-1
всего то, что величина сопротивления про- шесть программируемых значений тока не подключено, аналоговый вход использу-
водов тоже имеет зависимость от температу- в пределах 100 мкА – 1 мА [1]. Ток возбужде- ет предварительно запрограммированный
ры. Подобная схема применяется в случаях, ния протекает через выводы RTDx и AIN(+). режим входа по умолчанию — режим напря-
когда не нужна высокая точность измерения Напряжение, формируемое на RTD, подается жения или тока.
и чувствительный элемент расположен ря- на входы AIN(+) и AIN(–). Измерение темпе-
дом с измерительной схемой. ратуры основано на измерении отношения Если по умолчанию установлен режим из-
сопротивления RTD к сопротивлению опор- мерения напряжения, входы AIN(+) и AIN(–)
Трехпроводная схема содержит один допол- ного (эталонного) резистора RSENSE, то есть имеют высокое сопротивление. Если по умол-
нительный провод по сравнению с двухпро- осуществляется логометрическим спосо- чанию установлен режим измерения тока,
водной схемой, но это позволяет уменьшить бом [3]. Затем с помощью таблицы соответ- то ток контура 4–20 мА продолжает проходить
влияние сопротивления проводов примерно ствия (для различных типов RTD коэффи- через аналоговые входы. AD4110-1 контроли-
на 50%. Кроме того, в данной схеме возможна циенты пересчета различаются) отношение рует ток контура и ограничивает максималь-
компенсация сопротивления проводов, если сопротивлений пересчитывается в температу- ный ток через входы высокого напряжения
все провода имеют одинаковое сопротивле- ру чувствительного элемента. Достоинством AIN(+) и AIN(–) до ±55 мА (типовое значение).
ние. Эта схема подключения используется как логометрического метода измерения темпера- В этом режиме напряжение между выводами
компромисс между двухпроводной схемой туры является то, что отношение резисторов AIN(+) и AIN(–) обычно составляет 5 В.
и более дорогой четырехпроводной. не зависит от абсолютной величины тока воз-
буждения и его нестабильности. При возникновении ошибки в АЦП на вы-
Четырехпроводная схема (рис. 6) обе- воде ERR с открытым стоком формируется
спечивает наивысшую точность измерения Когда один или оба тока возбуждения низкий уровень напряжения. Для использо-
за счет того, что сопротивление проводов RL и компенсации установлены и включены, вания данного сигнала необходимо вклю-
не оказывает влияния на измерение вели- то в течение некоторого периода напряжение чить резистор между этим выводом и источ-
ником питания +5 В.

Рис. 9. Объединение четырех ИМС AD4110-1 в единую систему по шине SPI www.kite.ru
КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

60 компоненты АЦП/ЦАП

Рис. 10. Фото отладочной платы с подключенным процессорным блоком

Для построения многоканальных систем Рис. 11. Вид рабочего окна программы управления в режиме измерения тока
контроля и сбора информации можно объ-
единять до четырех ИМС AD4110-1, как по- личных режимах, при программировании 3. Типовые схемы подключения термометров
казано на рис. 9. сопротивления. www.hwcenter.ru/термометр-
и работе с отладочной платой можно най- сопротивления-обработка/
Адрес устройства задается подключени-
ем выводов ADR0 и ADR1 к шине питания ти в [1, 2, 4]. n 4. www.analog.com/media/en/
IOVDD или к общему проводу DGND. technical-documentation/user-guides/
Литература EVAL-AD4110-1SDZ-UG-1203.pdf
Для отладки систем с использовани-
ем ИМС AD4110-1 компания Analog 1. www.analog.com/media/en/technical- 5. www.analog.com/media/en/
Devices предлагает отладочную плату documentation/data-sheets/AD4110-1.pdf technical-documentation/eval-board-schematic/
EVAL-AD4110-1SDZ [4, 5], для работы EVAL-AD4110-1SDZ_Schematic_RevA.pdf
с которой необходим процессорный мо- 2. O’Donnell D., Somers B. Overvoltage Robustness
дуль EVAL-SDP-CB1Z (SDP-B). Работа Testing in the AD4110-1. www.analog.com/media/ 6. www.analog.com/media/en/
с отладочной платой осуществляется под en/technical-documentation/application-notes/ evaluation-boards-kits/evaluation-software/
управлением программного обеспечения AN-1417.pdf EVAL-AD4110-1-SDZ_Ver_1_5.zip
AD4110-1_SDZ [6]. Фото отладочной пла-
ты с подключенным процессорным блоком
представлено на рис. 10.

Подключение к ПК осуществляется че-
рез порт USB, расположенный на процес-
сорной плате SDP-B. ПО для управления
EVAL-AD4110-1SDZ работает в ОС Windows 7,
Windows 8 или Windows 10.

Программное обеспечение позволяет:
• настраивать входы для измерения тока,

температуры или напряжения;
• изменять коэффициент усиления про-

граммируемого усилителя (PGA);
• переключать источники сигналов, управ-

ляя аналоговым коммутатором 2 (рис. 1);
• задавать токи возбуждения датчиков тем-

пературы и другие параметры AD4110-1;
• выводить на экран ПК временные диа-

граммы измеряемых сигналов или гисто-
граммы распределения.
На рис. 11 дан пример результата измере-
ния тока с помощью EVAL-AD4110-1SDZ.
Принципиальная схема демонстрацион-
ной платы EVAL-AD4110-1SDZ приведена
в [5]. Более подробную информацию о па-
раметрах AD4110-1, схемах включения в раз-

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

на правах рекламы 61

ИМС категории качества «ВП»
ПЗУ информационной емкостью 1 Мбит 1675РТ014

Микросхема 1675РТ014 — ПЗУ однократно элек-
трически программируемая емкостью 1 Мбит с ор-
ганизацией накопителя 128 К×8 бит. Микросхема
предназначена для применения в высоконадежных
высокопроизводительных вычислительных системах
обработки информации и системах управления специ-
ального назначения с ограниченными энергетическими
и весогабаритными характеристиками с номинальным
напряжением 3,3 В.

Таблица 1. Электрические параметры микросхем
при приемке и поставке (при UCC = 3–3,6 B)

Норма
параметра
Наименование параметра, Буквенное
единица измерения, обозначение
режим измерения
параметра
Выходное напряжение низкого уровня, В, при IOL = 2 мА Температура
Выходное напряжение высокого уровня, В, при IOH = |–2| мА
среды, °С
Ток утечки низкого уровня на входе, мкА, при UIL = 0 В не не
Ток утечки высокого уровня на входе, мкА, при UIH = UCC UOL менее более 25 ±10,
Ток утечки низкого уровня на выходе, мкА, при UOL = 0 В UOH –60, 125
Ток утечки высокого уровня на выходе, мкА, при UOH = UCC IILL – 0,4
IILH UCC – 0,8 –
Ток потребления в режиме хранения, мкА IOLL |–10|
Динамический ток потребления, мА, при f = 4 МГц IOLH – 10
ICCS – |–20|
Время выбора, нс IOCC – 20
Время выборки разрешения выхода, нс tCS – 60
tA(OE) – 40
Коэффициент программируемости NPR – 120
– 60
– –
0,6

Рисунок. Схема электрическая структурная

Таблица 2. Предельно допустимые электрические режимы эксплуатации микросхем

Предельно допустимый режим Таблица 3. Таблица истинности

Наименование Буквенное Норма
параметра режима, обозначение
единица измерения не менее не более Режим Логические состояния на выводах
параметра работы CS oE PR CLK CSTR CCoL DIo0–DIo7
Входное напряжение низкого уровня, В 0 0,2×UCC
Входное напряжение высокого уровня, В UIL 0,8×UCC UCC Хранение H X L L L L Z
UIH |±10|
Входной ток низкого уровня, мкА IIL – |–2| Считывание L H L L L LZ
Выходной ток высокого уровня, мА IOH – 2 L L L L L L D0–D7
Выходной ток низкого уровня, мА IOL –
Микросхема изготавливается в металлокерамическом корпусе

типа 4149.36-1 и функционирует при температуре –60…+125 °C.

Технические условия: АЕНВ.431210.476-01 ТУ. Электрические па-

оао «интеГраЛ» — раметры микросхемы представлены в таблице 1, предельно допу-
управляющая компания холдинга «интеГраЛ»
стимые режимы — в таблице 2, структурная схема — на рисунке,
г. Минск, республика беларусь
integral.by а таблица истинности — в таблице 3.

e‑mail: [email protected] Микросхема 1675РТ014 стойкая к воздействию специальных фак-
Т тел.: (+375 17) 298‑97‑43
торов 7.И, 7.К и 7.С по ГОСТ РВ 20.39.414.2 с характеристиками
Факс: (+375 17) 398‑72‑03
7.И1 — 4Ус; 7.И6 — 5Ус; 7.И7 — 6Ус; 7.С1 — 505Ус; 7.С4 — 105Ус;
7.К1 — 52К; 7.К4 — 51К; 7.К9 (7.К10) — стойкая, 7.К11 (7.К12) —
до уровня 60 МэВ см2/мг по катастрофическим отказам и тиристор-

ному эффекту.

Микросхема 1675РТ014 включена в перечень ЭКБ 02. n

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

62 компоненты ПЛИС

Логическое проектирование
встраиваемых систем на FPGA.
Часть 16.
Блок-схемы автоматов (ASM)
и автоматы с трактом
обработки данных (FSMD)

Валерий СОЛОВьеВ, В статье рассматриваются две концепции проектирования последова-
д. т. н. тельностных схем, которые недостаточно представлены в отечественной
литературе: блок-схемы автоматов (ASM) и автоматы с трактом обработки
[email protected] данных (FSMD). Обе методики позволяют упростить и сократить время раз-
работки сложных проектов на самых ранних стадиях процесса: на этапе
описания функционирования устройства. Например, при использовании
FSMD отпадает необходимость в раздельном проектировании операцион-
ного устройства и устройства управления.

Блок-схемы автоматов (ASM) Таким образом, недостатками ГСА являются:
• отсутствует прямая связь между алгоритмом работы устройства
проблемы Гса при описании алгоритмов
функционирования аппаратуры и его внутренними состояниями;
• нет однозначности при реализации циклов ожидания (ждущих
В [1] были рассмотрены вопросы проектирования микропро-
граммных автоматов (МПА), поведение которых описывается вершин ГСА);
на языке граф-схем алгоритмов (ГСА). В общем случае ГСА предна- • нет возможности проверять логические условия после формиро-
значены для описания алгоритмов логического управления, а не ал-
горитмов функционирования МПА. Отсюда появляются определен- вания выходных сигналов автомата Мили;
ные противоречия. Отметим некоторые из них. • нет привязки работы алгоритма к тактам синхросигнала (к авто-

Напомним, что для перехода от ГСА к МПА выполняется формаль- матному времени).
ная разметка ГСА для синтеза МПА определенного типа: Мили или Все эти недостатки отсутствуют при использовании для описания
Мура. Затем метки ГСА отождествляются с внутренними состояниями работы алгоритма устройства блок-схемы автоматов (algorithmic state
МПА и строится таблица переходов конечного автомата. Поскольку machine, ASM).
разметка ГСА выполняется с помощью формальных методов, может
оказаться, что состояния МПА не соответствуют тем состояниям, кото- Язык ASM
рые ожидал разработчик в проектируемой аппаратуре. Блок-схема автомата (algorithmic state machine, ASM) представляет

Построение таблицы переходов МПА по размеченной ГСА тоже собой ориентированный связный граф, содержащий вершины трех
вызывает целый ряд проблем. Например, как реализовать ждущие типов (рис. 1):
вершины и цепи обратной связи ГСА; как проходить условные вер- • прямоугольники — вершины состояний (state box);
шины с повторяющимися логическими условиями; в каких мет- • ромбы — условные вершины (decision box);
ках завершать переход при построении МПА Мили, если на пути • овалы — вершины выходов по условию (conditional output box).
не встретилась операторная вершина, и многие другие вопросы.
Вершина состояния ASM определяет состояние автомата. Вблизи
Кроме того, методика построения МПА по ГСА, рассмотренная вершины состояния может записываться имя состояния (например,
в [1], не позволяет проверять логические условия после формирова- S0, START, INITIAL и др.), а также двоичный код состояния. В случае
ния выходных сигналов автомата Мили, поскольку меткой отмечает-
ся вход вершины, следующей за операторной, то есть переход должен а бв
быть завершен сразу после встречи операторной вершины.
Рис. 1. Элементы ASM:
В практике инженерного проектирования бывает очень важно точ- а) вершина состояний; б) условная вершина; в) вершина выходов по условию
но знать, за сколько тактов будет выполнена определенная ветка ал-
горитма функционирования устройства. Однако в ГСА отсутствует
связь с сигналом синхронизации, то есть нельзя точно определить,
за сколько тактов синхронизации будет выполнен некоторый фраг-
мент ГСА.

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

ПЛИС компоненты 63

аб
Рис. 3. Реализация в ASM цикла ожидания: а) неправильно; б) правильно

Рис. 2. Блок ASM функционирования автомата непосредственно привязан к автомат-
ному времени. Благодаря этому по ASM всегда можно проследить,
автомата Мура внутри вершины состояния записываются выходные за сколько тактов будет выполнен тот или иной фрагмент алгоритма.
сигналы, принимающие единичное значение в данном состоянии. При этом ASM сохраняет наглядность ГСА или блок-схем алгорит-
По умолчанию принимается, что все остальные выходные сигналы мов. Кроме того, ASM изначально определяет тип автомата: Мили
в этом состоянии имеют нулевое значение. Отметим, что ASM не по- или Мура.
зволяет описывать конечные автоматы с неопределенными значени-
ями на выходах. Методика построения ASM
Поскольку конечный автомат представляет собой математиче-
Условная вершина ASM полностью соответствует условной вер-
шине ГСА: в ней записывается проверяемое условие. Выходы услов- скую модель любого последовательностного устройства, с помощью
ной вершины обозначаются значениями 0 и 1, которые соответствуют ASM можно описать алгоритм работы любого аппаратного средства.
переходам в случае нулевого (ложного) или единичного (истинного) Представим методику построения ASM конечного автомата в виде
значения результата проверки условия. В качестве условия может следующего алгоритма:
выступать входная переменная автомата, логическое выражение, еди- • Определяются состояния конечного автомата.
ничный разряд битового вектора и т. д. Так же, как в ГСА, условная • Для каждого состояния строится блок ASM. При этом определя-
вершина ASM представляет собой точку ветвления алгоритма.
ются все переходы из данного состояния для всех возможных зна-
Вершина выходов по условию (овал) соответствует операторной чений входных переменных. Если некоторая входная переменная
вершине ГСА для автомата Мили. В ней записываются выходные сиг- не влияет на переходы из данного состояния, она не встречается
налы автомата Мили, принимающие единичное значение на опреде- внутри блока ASM.
ленном переходе. Выходные сигналы, записываемые в овалах, назы- • Для автомата Мура в вершинах состояний записываются выход-
ваются условными выходами или выходами по условию (conditional ные переменные, принимающие единичное значение в данном
output). состоянии.
• Для автомата Мили в вершинах выходов по условию (овалах) за-
В ASM для автоматов Мура отсутствуют вершины выходов по ус- писываются выходные переменные, принимающие единичные
ловию (овалы), а в ASM для автоматов Мили в вершинах состояний значения на данном переходе.
ничего не записывается. • Блоки ASM соединяются между собой в соответствии с алгоритмом
работы устройства. Причем каждый выход блока ASM может быть
Главным строительным элементом блок-схемы ASM является блок соединен только с одним входом данного или другого блока ASM.
ASM (ASM block). • Конец.
С учетом того, что в ASM всегда однозначно определяются значе-
Блок ASM (рис. 2) включает только одну вершину состояния и мо- ния выходов (0 или 1) и для каждого состояния определяются пере-
жет иметь несколько условных вершин и вершин выходов по усло- ходы для всех возможных значений входных переменных, можно
вию. ASM-блок может содержать произвольное количество ромбов утверждать, что ASM описывают полностью определенные конечные
и овалов (или не иметь их вовсе), причем ромбы могут как предше- автоматы.
ствовать овалам, так и следовать после них. Входы и выходы вершин Рассмотрим примеры построения ASM отдельно для автомата
схемы ASM соединяются с помощью дуг. Каждый блок ASM всегда Мура и для автомата Мили. Поскольку большинство разработчиков
имеет только один вход и может иметь один или несколько выходов. аппаратуры мыслят категориями автомата Мура, сначала обратимся
Отметим, что один блок ASM описывает поведение автомата в одном к примеру построения ASM в случае автомата Мура.
состоянии в течение одного такта синхронизации.
пример построения ASM для автомата Мура
Блок-схема ASM (далее — ASM) представляет собой композицию Рассмотрим построение ASM для автомата Мура, который управ-
соединенных между собой блоков ASM. При этом необходимо при-
держиваться следующих правил построения ASM: ляет операционным устройством для алгоритма умножения a (ана-
• каждый выход любой вершины ASM может быть соединен только логичная ГСА приведена в [1]). В начальном состоянии S0 (рис. 4)
ничего не формируется, затем в данном блоке проверяется значение
с одним входом другой вершины, то есть ветвление алгоритма воз- сигнала run. При run = 0 выполняется возврат в начальное состо-
можно лишь в условных вершинах; яние (на ГСА это просто ждущая вершина). В следующем состоя-
• внутри блока ASM запрещены обратные связи (рис. 3). нии S1 устанавливаются в единицу управляющие сигналы load и clr.
Отметим некоторые характерные особенности, заложенные в при- Данный блок ASM состоит из единственной вершины состояния.
роде ASM. В ASM явно определяются внутренние состояния автомата Следующий блок ASM с состоянием S2 реализует циклы умножения.
с помощью блоков ASM. Переход от одного блока ASM к другому
всегда выполняется за один такт синхронизации, то есть алгоритм

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

64 компоненты ПЛИС

always @(posedge clk)
if(reset) state <= s0;
else state <= next;

always @(*)
case (state)
s0: if(run)next = s1;
else next = s0;
s1: next = s2;

s2: if(roll) next = s0;
else next = s2;

default: next = s0;
endcase

assign load = state==s1;
assign clr = state==s1;
assign ena = state==s2;

endmodule

Результаты синтеза и моделирования про-
екта ASM_Moore показаны на рис. 6 и 7 соот-
ветственно.

Аналогично на языке Verilog описывается
конечный автомат Мили по ASM на рис. 5.

Рис. 4. ASM автомата Mура, Рис. 5. ASM автомата Мили, module ASM_Mealy(
управляющего алгоритмом умножения a управляющего алгоритмом умножения a input clk, reset, run, roll,
output load, clr, ena);
Для этого устанавливается сигнал ena, разре- В следующем блоке ASM, соответствующем
шающий сдвиг регистров ra и rb, а также пе- состоянию S1, проверяется значение сигнала reg [2:0] y;
реключение регистра rp. Затем проверяется roll. Если roll = 0, устанавливается сигнал ena
сигнал roll; в случае roll = 0 цикл повторяется, и выполняется возврат в состояние S1, иначе localparam [1:0] s0=0,s1=1;
а при roll = 1 выполняется возврат в началь- алгоритм умножения заканчивается и проис-
ное состояние. Блоки ASM на рис. 4 обведены ходит возврат в начальное состояние. reg [1:0] state, next;
пунктирными линиями.
реализация ASM на FPGA always @(posedge clk)
Сравнение ГСА из [1] и ASM на рис. 4 по- Для реализации конечного автомата, задан- if(reset) state <= s0;
казывает, что они очень похожи. Отличие за- else state <= next;
ключается в том, что в ASM отсутствуют на- ного с помощью ASM, на FPGA достаточно
чальная и конечная вершины, а также то, что описать его на языке Verilog и выполнить син- always @(*)
цикл ожидания реализуется вне блока ASM, тез с помощью системы Quartus. Описывать case (state)
явно указывая, в какое состояние переходит конечный автомат на языке Verilog можно s0: if(run)begin next = s1; y = 3’b110; end
автомат в режиме ожидания. Кроме того, непосредственно по ASM, не прибегая к раз- else begin next = s0; y = 3’b000; end
вместо перехода в конечную вершину, в ASM метке и построению таблицы переходов ав-
после выполнения алгоритма явно указыва- томата (как это делалось при синтезе МПА s1: if(roll) begin next = s0; y = 3’b000; end
ется переход в начальное состояние. по ГСА). Ниже приводится описание на языке else begin next = s1; y = 3’b001; end
Verilog автомата Mура, составленное по ASM
пример построения ASM на рис. 4. default: begin next = s0; y = 3’b000; end
для автомата Мили endcase
module ASM_Moore(
Пусть необходимо построить анало- input clk, reset, run, roll, assign {load, clr, ena} = y;
гичную ASM для автомата Мили, который output load, clr, ena); endmodule
управляет алгоритмом умножения a. В бло-
ке ASM с начальным состоянием S0 (рис. 5) localparam [1:0] s0=0,s1=1,s2=2; Результаты синтеза и моделирования про-
проверяется значение сигнала run. В случае екта ASM_ Mealy показаны на рис. 8 и 9 соот-
run = 0 выполняется цикл ожидания. При reg [1:0] state, next; ветственно.
run = 1 устанавливаются сигналы load и clr.
Сравнение результатов моделирования
на рис. 7 и 9 показывает, что выходные сиг-
налы в автомате Мура формируются и сбра-
сываются позже, чем в автомате Мили.
В остальном автоматы Мили и Мура функ-
ционируют одинаково.

Кроме описания алгоритмов функцио-
нирования автоматов Мили и Мура, ASM
могут использоваться и для других целей.

Рис. 6. Результаты синтеза проекта ASM_Moore Рис. 7. Результаты функционального моделирования проекта ASM_Moore
на уровне регистровых передач КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

ПЛИС компоненты 65

Рис. 8. Результаты синтеза проекта ASM_ Mealy на уровне регистровых передач Рис. 11. Результаты синтеза проекта ASM_Mealy_Moore
на уровне регистровых передач

Рис. 9. Результаты функционального моделирования проекта ASM_ Mealy В качестве примера рассмотрим ASM
на рис. 10 для совмещенной модели авто-
мата, который управляет операционным
устройством умножителя по алгоритму a.
Здесь блок ASM состояния S0 соответствует
автомату Мили, а блок ASM состояния S1 со-
ответствует автомату Мура, то есть выход-
ные сигналы load и clr представляют собой
выходы автомата Мили, а выходной сигнал
ena — выход автомата Мура.

Ниже приводится описание на языке
Verilog совмещенной модели автоматов
Мили и Мура по ASM на рис. 10:

module ASM_Mealy_Moore(
input clk, reset, run, roll,
output load, clr, ena);

reg [2:0] y;

localparam [1:0] s0=0,s1=1;

reg [1:0] state, next;

Рис. 12. Результаты функционального моделирования проекта ASM_Mealy_Moore always @(posedge clk)
if(reset) state <= s0;
else state <= next;

Рассмотрим некоторые возможные приме- always @(*)
нения ASM.
case (state)
описание с помощью ASM совмещенных
моделей автоматов Мили и Мура s0: if(run)begin next = s1; y = 3’b110; end

Поскольку с помощью ASM можно опи- else begin next = s0; y = 3’b000; end
сать поведение как автомата Мили, так и ав-
томата Мура, ASM очень удобны для описа- s1: begin
ния совмещенных моделей автоматов Мили
и Мура [2]. Чтобы посредством ASM описать y = 3’b001;
алгоритм функционирования совмещенной
модели автоматов Мили и Мура, достаточно if(roll) next = s0;
выходные сигналы записывать как в верши-
нах состояний (выходы автомата Мура), так else next = s1;
и в вершинах выходов по условию (выходы
автомата Мили). end

Так как выходные сигналы автоматов Мили default: begin next = s0; y = 3’b000; end
и Мура формируются в разные моменты
времени, необходимо следить за тем, чтобы endcase
выходы автомата Мили не пересекались с вы-
ходами автомата Мура. Другими словами, assign {load, clr, ena} = y;
если некоторая выходная переменная записа- endmodule
на в вершине состояний (в прямоугольнике)
Рис. 10. ASM совмещенной модели автоматов ASM, она не должна встречаться в вершинах Результаты синтеза и моделирования
Мили и Мура выходов по условию (овалах) и наоборот. проекта ASM_Mealy_Moore показаны
на рис. 11 и 12.

Сравнение временных диаграмм на рис. 7
и 9 с временной диаграммой на рис. 12 по-
казывает, что для совмещенной модели вы-
ходные сигналы автомата Мили load и clr
устанавливаются и сбрасываются, как в авто-
мате Мили, однако выходной сигнал автома-
та Мура ena по времени устанавливается как
в автомате Мили, а сбрасывается, как в ав-
томате Мура. Поэтому следует с осторож-
ностью использовать совмещенные модели
автоматов Мили и Мура.

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

66 компоненты ПЛИС

ASM на рис. 14 будет соответствовать (выгля-
деть для внешнего наблюдателя) параллель-
ной работе алгоритма.

Рис. 13. Описание параллельного процесса Возникает вопрос: как с помощью ASM описание с помощью ASM
описать параллельные процессы? В некото- комбинационных схем
описание с помощью ASM рых случаях это возможно. Рассмотрим блок
параллельных процессов ASM на рис. 13. Поскольку комбинационные схемы также
могут выступать в роли устройств управле-
Одно из правил составления ASM гласит: Здесь нарушено приведенное выше пра- ния, например в одноцикловых процессорах,
каждый выход любой вершины ASM может вило: выход вершины состояния S1 соединен возникает естественный вопрос: можно ли
быть соединен только с одним входом дру- с входами трех условных вершин, которые ASM использовать для описания комбинаци-
гой вершины. Это правило введено для того, начинают параллельные ветки алгоритма. онных схем? С другой стороны, каждую ком-
чтобы ветвление алгоритма было возможно В каждой ветке проверяется логическое усло- бинационную схему можно рассматривать
только в условных вершинах ASM. Другими вие x1, x2 или x3 и в зависимости от его значе- как конечный автомат с одним состоянием.
словами, описанный с помощью ASM алго- ния устанавливается или не устанавливается ASM предназначены для описания функци-
ритм всегда выполняется последовательно: соответствующий выходной сигнал. Все вет- онирования конечных автоматов независимо
последовательно проверяются вершины ки алгоритма работают параллельно и неза- от числа их состояний. Поэтому есть воз-
ASM; если вершина условная, то реализует- висимо друг от друга. можность предположить, что ASM можно
ся переход по ветке, которая определяется использовать также и для описания комби-
значением условия; если вершина является В данном случае параллельную работу национных схем. Отметим, что комбинаци-
вершиной состояния или вершиной выходов алгоритма можно описать последователь- онная схема всегда описывается с помощью
по условию, то происходит переход к следу- но, соблюдая все правила составления ASM, только одного блока ASM.
ющей вершине. так, как показано на рис. 14.
В качестве примера рассмотрим исполь-
Здесь последовательно проверяется каждое зование ASM для описания функциониро-
условие и в случае его выполнения устанав- вания одноразрядного сумматора, для этого
ливается соответствующий выходной сиг- проанализируем два варианта представле-
нал. Поскольку блок ASM всегда выполняет- ния сумматора: в виде таблицы истинности
ся за один такт синхронизации, реализация и в виде логических уравнений.

ASM, соответствующая таблице истин-
ности однобитового сумматора, показа-
на на рис. 15. Здесь в условных вершинах
представлены все возможные комбинации
входных переменных. Значения выходных
переменных записываются в овалах, как для
автомата Мили. Для указания нулевого вы-
ходного набора используется овал, в котором
ничего не записывается.

Схема ASM на рис. 15 состоит лишь
из одного ASM-блока, то есть содержит
только одно состояние, для кодирования
которого не требуются разряды кодов, по-
скольку intlog21 = 0. Поэтому для описания

Рис. 14. Описание параллельного процесса Рис. 15. ASM однобитового сумматора, соответствующая таблице истинности
на языке ASM КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

ПЛИС компоненты 67

Рис. 16. Результаты синтеза проекта add_1_true_table Рис. 19. Результаты синтеза проекта add_1_equation
на уровне регистровых передач

Рис. 17. Результаты моделирования проекта add_1_true_table

ASM на языке Verilog можно использовать В приведенном коде операторы if выпол- Рис. 18. ASM однобитового сумматора,
любой стиль описания комбинационных няются последовательно, поскольку в блоке соответствующая логическим уравнениям
схем. Ниже приводится один из возможных always процедурные операторы выполняют-
способов кодирования ASM на рис. 15: ся последовательно, так, как они записаны Однако рассмотренная ранее методика про-
в исходном коде проекта, что полностью ектирования конечных автоматов не совсем
module add_1_true_table( соответствует алгоритму, представленно- годится для проектирования операционных
input a,b,cin, му ASM на рис. 18. С другой стороны, ASM устройств, поскольку ориентирована на про-
output s,cout); на рис. 18 описывает два параллельных про- ектирование контроллеров.
цесса. Поэтому можно ожидать, что выходы
reg [1:0] y; s и cout будут вычисляться параллельно. Следующая проблема: как описать совме-
щенное функционирование операционного
always @(*) Результаты синтеза проекта add_1_equation устройства и устройства управления. Графы
case ({cin,a,b}) показаны на рис. 19, а результаты моделиро- автоматов и таблицы переходов автоматов
3’b000: y=2’b00; вания полностью совпадают с результатами для этого не подходят. Ответом на указан-
3’b001: y=2’b01; на рис. 17. ную проблему является ASM с трактом об-
3’b010: y=2’b01; работки данных (ASM with datapath, ASMD).
3’b011: y=2’b10; На рис. 19 видно, что действительно выхо- Реализуемый по ASMD конечный автомат на-
3’b100: y=2’b01; ды s и cout вычисляются параллельно. зывают конечным автоматом с трактом об-
3’b101: y=2’b10; работки данных (FSM with datapath, FSMD).
3’b110: y=2’b10; В качестве недостатков ASM следует отме-
3’b111: y=2’b11; тить, что ASM не позволяет описывать не пол- Схема ASMD представляет собой обыч-
endcase ностью определенные конечные автоматы. ную ASM, в которой в прямоугольниках
и овалах можно записывать любые опера-
assign {cout,s} = y; Конечные автоматы с трактом ции над регистрами, допустимые в язы-
endmodule обработки данных (FSMD) ке Verilog, а в условных вершинах можно
проверять любые логические выражения
Результаты синтеза и моделирования про- схемы ASMD и автоматы FSMD языка Verilog. Схема ASMD, так же как ASM,
екта add_1_true_table показаны на рис. 16 Традиционно цифровое устройство или состоит из блоков. Действия, описанные
и 17 соответственно. внутри блока ASMD, выполняются в тече-
цифровую систему принято представлять ние одного такта синхронизации. Однако
На рис. 18 показана ASM однобитового в виде операционного устройства и устрой- следует помнить, что все операции над реги-
сумматора, которая соответствует следую- ства управления. Операционное устройство страми, описанные внутри блока ASMD, бу-
щим логическим уравнениям: и устройство управления обычно проек- дут выполнены при выходе из блока, то есть
тируются отдельно: операционное устрой- на следующем положительном фронте син-
s = a ⊕ b ⊕ cin; ство — в виде совокупности стандартных хросигнала. Данное свойство ASMD может
cout = ab+(a ⊕ b)cin. функциональных узлов, устройство управ-
ления — в виде конечного автомата (так мы
Описание ASM из рис. 18 на языке Verilog поступали при проектировании умножите-
может иметь следующий вид: лей [1]). Может возникнуть естественный во-
прос: а нельзя ли объединить оба процесса?

Объединению процессов проектирова-
else s = 1’b0; s = 1’b1; ния операционного устройства и устройства
cout = 1’b1; управления способствует то, что оба класса
if (a & b | (a ^ b) & cin) этих устройств описываются на одном язы-
else cout = 1’b0; ке Verilog. Кроме того, в общем случае опера-
end ционное устройство и устройство управле-
endmodule ния представляют собой конечные автоматы.

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

68 компоненты ПЛИС

Отметим, что концепция FSMD — это reg rdone;
новая методика проектирования цифровых
устройств и систем, позволяющая значитель- reg [N_cnt–1:0] cnt;
но упростить и ускорить процесс проектиро-
вания различных устройств на FPGA. localparam N_cnt=clogb2(N–1);

использование FSMD типа Мура function integer clogb2(input [N–1:0] v);
для реализации алгоритма умножения a for (clogb2 = 0; v > 0; clogb2 = clogb2 + 1)
v = v >> 1;
В качестве примера рассмотрим, как мож- endfunction
но применить схему ASMD для описания ал-
горитма умножения a и реализовать ее в виде localparam [2:0] s0=0,s1=1,s2=2,s3=3,s4=4,s5=5,s6=6;
одного автомата FSMD типа Мура. Схема
ASMD, описывающая алгоритм умноже- reg [2:0] state;
ния a, показана на рис. 21.
always @(posedge clk)
Таким образом, ASMD для алгоритма ум-
ножения a при его реализации с помощью ав- if(reset) state <= s0;
томата типа Мура включает семь состояний.
Отметим, что управляющий автомат, постро- else
енный по ASM на рис. 4, имеет только три
состояния. Описание автомата FSMD Мура case (state)
на языке Verilog, который соответствует ASMD
аб на рис. 21, может иметь следующий вид: s0: if(run) state <= s1;

Рис. 20. Проверка измененного значения регистра: module mult_FSMD_Moore else state <= s0;
а) неправильно; б) правильно #(parameter N=4)
(input clk, reset, run, s1: begin
быть источником тонких ошибок, когда input [N–1:0] a,b,
измененное значение регистра проверяется output [2*N–1:0] p, rp <= 0; cnt <= 0; rdone <= 0;
в этом же блоке ASMD (рис. 20). output done);
ra <= {{N{1’b0}},a};
На рис. 20a в блоке ASMD вначале выпол- reg [2*N–1:0] ra,rp;
няется увеличение значения регистра r, а за- reg [N–1:0] rb; rb <= b;
тем проверяется его содержимое, которое из-
менится только при выходе из блока. Чтобы state <= s2;
избежать подобной ошибки, можно ввести
промежуточную переменную r_temp типа end
wire, где будет храниться временное значение
регистра r (рис. 20б). s2: if(rb[0]) state <= s4;

else state <= s3;

s3: begin

rp <= rp + {2*N{1’b0}};

state <= s5;

end

s4: begin

rp <= rp + ra;

state <= s5;

end

s5: begin

cnt <= cnt + 1’b1;

rb <= rb >> 1;

ra <= ra << 1;

if (cnt == N-1) state <= s6;

else state <= s2;

end

Рис. 21. Схема ASMD, описывающая алгоритм умножения a Рис. 23. Схема ASMD для реализации алгоритма умножения a
в виде автомата FSMD типа Мура с помощью автомата FSMD типа Мили

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

ПЛИС компоненты 69

s6: begin
rdone <= 1’b1;
state <= s0;
end
endcase

assign p = rp;
assign done = rdone;
endmodule

Результаты моделирования проекта mult_ Рис. 22. Результаты моделирования проекта mult_FSMD_Moore
FSMD_Moore показаны на рис. 22.

Анализ рис. 24 показывает, что результат
умножения на выходе p формируется на 13-м
такте синхронизации, а сигнал done устанав-
ливается на 15-м такте синхронизации. Таким
образом, FSMD для автомата Мура выполня-
ет умножение N-разрядных двоичных чисел
за TMoore тактов синхронизации, где

TMoore = 3N+3.

использование FSMD типа Мили rdone <= 1’b1; низации, делает крайне неэффективным
для реализации алгоритма умножения a state <= s0; практическое использование рассмотренных
end выше проектов умножителей, поскольку зна-
На рис. 23 показана схема ASMD для реа- else чительно увеличивает время умножения.
лизации алгоритма умножения a с помощью state <= s1;
автомата FSMD типа Мили. end Вопрос: как разработать FSMD, который
default: state <= s0; выполняет каждый цикл умножения за один
Описание автомата FSMD Мили на язы- endcase такт синхронизации? Для этого необходи-
ке Verilog, который соответствует ASMD мо построить такую схему ASMD, в которой
на рис. 23, может иметь следующий вид: assign p = rp; циклу умножения соответствует один блок
assign done = rdone; ASMD. Схема ASMD для автомата Мили,
module mult_FSMD_Mealy endmodule удовлетворяющая указанному требованию,
#(parameter N=4) приведена на рис. 25.
(input clk, reset, run, Результаты моделирования проекта mult_
input [N–1:0] a,b, FSMD_Mealy показаны на рис. 24. Особенность схемы ASMD на рис. 25 за-
output [2*N–1:0] p, ключается в том, что здесь имеется только
output done); На рис. 24 видно, что один цикл умножения два блока ASMD: в состоянии S0 выполня-
в проекте mult_FSMD_ Mealy происходит за два ется инициализация регистров, а состояние
reg [2*N–1:0] ra,rp; цикла синхронизации, поэтому FSMD Мили S1 соответствует полному циклу умноже-
reg [N–1:0] rb; выполняет умножение N-разрядных двоичных ния. Ниже приводится код проекта автомата
reg rdone; чисел за TMealy тактов синхронизации, где: FSMD Мили на языке Verilog, соответствую-
щий ASMD на рис. 25:
reg [N_cnt–1:0] cnt; TMealy = 2Т+1.
module mult_FSMD_Mealy_1
localparam N_cnt=clogb2(N–1); Сравнение FSMD Мура и FSMD Мили #(parameter N=4)
из нашего примера показывает, что FSMD (input clk, reset, run,
function integer clogb2(input [N–1:0] v); Мили имеет значительно меньшее число со- input [N–1:0] a,b,
for (clogb2 = 0; v > 0; clogb2 = clogb2 + 1) стояний (три и семь соответственно), а так- output [2*N–1:0] p,
v = v >> 1; же работает значительно быстрее, ведь каж- output done);
endfunction дый цикл процесса умножения выполняется
за два такта синхронизации (в FSMD Мура — reg [2*N–1:0] ra,rp;
localparam [1:0] s0=0,s1=1,s2=2; за три такта синхронизации). reg [N–1:0] rb;
reg rdone;
reg [1:0] state; То, что один цикл процесса умножения
выполняется за несколько тактов синхро- reg [N_cnt–1:0] cnt;
always @(posedge clk)
if(reset) state <= s0; Рис. 24. Результаты моделирования проекта mult_FSMD_ Mealy
else
case (state)
s0: if(run)
begin
rp <= 0; cnt <= 0; rdone <= 0;
ra <= {{N{1’b0}},a};
rb <= b;
state <= s1;
end
else
state <= s0;
s1: if(rb[0])
begin
rp <= rp + ra;
state <= s2;
end
else
begin
rp <= rp + {2*N{1’b0}};
state <= s2;
end
s2: begin
cnt <= cnt + 1’b1;
rb <= rb >> 1;
ra <= ra << 1;
if (cnt == N–1)
begin

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

70 компоненты ПЛИС

localparam N_cnt=clogb2(N–1);

function integer clogb2(input [N–1:0] v);
for (clogb2 = 0; v > 0; clogb2 = clogb2 + 1)
v = v >> 1;
endfunction

localparam [0:0] s0=0,s1=1;

reg [0:0] state;

always @(posedge clk)
if(reset) state <= s0;
else
case (state)
s0: if(run)
begin
rp <= 0; cnt <= 0; rdone <= 0;
ra <= {{N{1’b0}},a};
rb <= b;
state <= s1;
end
else
state <= s0;
s1: begin
if(rb[0]) rp <= rp + ra;
else rp <= rp + {2*N{1’b0}};
cnt <= cnt + 1’b1;
rb <= rb >> 1;
ra <= ra << 1;
if (cnt == N–1)
begin
rdone <= 1’b1;
state <= s0;
end
else
state <= s1;
end
default: state <= s0;
endcase

assign p = rp;
assign done = rdone;
endmodule

Рис. 25. Схема ASMD для автомата Мили, обеспечивающая наибольшее быстродействие синхронного умножителя

Результаты моделирования FSMD, по- Рис. 26. Результаты моделирования проекта mult_FSMD_ Mealy_1
строенного по ASMD на рис. 25, приведены
на рис. 26. • mult_a_Moore — умножитель, построен- Результаты такого исследования для FPGA
ный в виде композиции операционного семейства Cyclone IV E приведены в таблице,
Рассмотренные примеры разработки син- и управляющего устройства, когда управ- где N — число разрядов входных слов умно-
хронного умножителя по алгоритму a показа- ляющее устройство реализуется с помо- жителя; L — число используемых логических
ли, что от построения ASMD в значительной щью МПА Мура; элементов FPGA (стоимость реализации);
степени зависит быстродействие создаваемо- F — максимальная частота функционирова-
го проекта. При этом следует обращать вни- • mult_a_Mealy — умножитель, построен- ния проекта в мегагерцах (быстродействие);
мание на тип будущего автомата: Мили или ный в виде композиции операционного Best — лучшие результаты.
Мура. В нашем случае использование FSMD и управляющего устройства, когда управ-
Мили позволило построить умножитель с вы- ляющее устройство реализуется с помо- Анализ таблицы показывает, что проект
соким быстродействием, в то время как бы- щью МПА Мили; mult_FSMD_Moore значительно уступает
стродействие FSMD Мура в три раза меньше. по быстродействию проектам mult_a_Moore
• mult_FSMD_Moore — умножитель, по- и mult_a_Mealy, поскольку в композиции
Итак, можно сделать следующие выводы. строенный по ASMD для автомата Мура операционного и управляющего устройства
Для построения устройств высокого быстро- на рис. 21; каждый цикл процесса умножения выполня-
действия следует: ется за один такт синхронизации, а в FSMD
• использовать ASMD для автомата Мили; • mult_FSMD_Mealy — умножитель, по- Мура — за три такта синхронизации. В то же
• стремиться составить ASMD так, чтобы строенный по ASMD для автомата Мили
на рис. 25.
она имела минимальное число состояний,
особенно в циклах алгоритма;
• все действия в циклах алгоритма желатель-
но описывать с помощью одного блока
ASMD.

сравнение различных способов
реализации синхронного умножителя

И все же открытым остается вопрос: ка-
кая из методик проектирования цифровых
устройств и систем лучше — отдельное про-
ектирование операционного и управляюще-
го устройства или проектирование FSMD?
С этой целью были исследованы следующие
проекты синхронных умножителей, реализу-
ющих алгоритм умножения a:

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

ПЛИС компоненты 71

Таблица. Исследование различных методик проектирования аппаратуры на примере синхронного умножителя ловных вершинах — проверять любые логи-

ческие выражения языка Verilog.

n=4 n=8 n = 16 n = 32 n = 64 n = 128 От построения ASMD в значительной сте-

Проект LF LF LF LF LF LF пени зависит быстродействие разрабатывае-
35 242 64 159 124 178 237 157 462 110 916 31,57
mult_a_Moore 36 245 66 213 123 225 236 155 464 110 914 31,89 мого устройства. При этом следует обращать
mult_a_Mealy 47 66 102 58 192 49 309 50 583 35 1145 10,63
mult_FSMD_Moore 28 286 49 229 90 202 172 172 335 112 657 32,5 внимание на тип будущего автомата: Мили
mult_FSMD_Mealy 28 286 49 229 90 225 172 172 335 112 657 32,5
или Мура. Для построения устройств высо-
Best
кого быстродействия следует:

• использовать ASMD для автомата Мили;

• стремиться составить ASMD так, чтобы

она имела минимальное число состояний,

особенно в циклах алгоритма;

время лучшим по стоимости и быстродей- му времени. Благодаря этому по ASM всегда • все действия в циклах алгоритма желательно
ствию, за исключением быстродействия для можно проследить, за сколько тактов будет
N = 16, является проект mult_FSMD_Mealy. выполнен тот или иной фрагмент алгоритма. описывать с помощью одного блока ASMD.
При этом ASM сохраняет наглядность ГСА.
Заключение Методология проектирования цифровых
Описывать конечный автомат на язы-
Язык ГСА обладает целым рядом недостат- ке Verilog можно непосредственно по ASM, устройств и систем на основе автоматов
ков: не прибегая к разметке и построению табли-
• отсутствует прямая связь между алгорит- цы переходов автомата. с трактом обработки данных FSMD позволя-

мом работы устройства и его внутренними С помощью ASM можно описывать со- ет значительно сократить время и стоимость
состояниями; вмещенные модели автоматов Мили и Мура.
• нет однозначности при реализации циклов Однако поскольку выходные сигналы автома- проектирования, а также улучшить такие
ожидания (ждущих вершин ГСА); тов Мили и Мура формируются в разные мо-
• нет возможности проверять логические менты времени, следует с осторожностью ис- параметры создаваемого проекта, как стои-
условия после формирования выходных пользовать совмещенные модели автоматов.
сигналов автомата Мили; мость реализации и быстродействие. Однако
• нет привязки работы алгоритма к тактам Язык ASM позволяет также описывать па-
синхросигнала (к автоматному времени). раллельные процессы, при этом параллель- для достижения высоких показателей по бы-
Все эти недостатки отсутствуют при ис- ное функционирование процесса описывает-
пользовании для описания работы алго- ся в виде последовательного процесса. Кроме стродействию следует использовать FSMD
ритма устройства блок-схемы автоматов того, язык ASM может применяться для опи-
(algorithmic state machine, ASM). сания комбинационных схем. В этом случае Мили и тщательно продумывать каждое
В ASM явно определяются внутренние со- комбинационная схема представляется бло-
стояния автомата и тип автомата (Мили или ком ASM с одним состоянием. внутреннее состояние автомата, описыва-
Мура), алгоритм функционирования авто-
мата непосредственно привязан к автоматно- Схема ASMD представляет собой обычную емое схемой ASMD. n
ASM, в которой в прямоугольниках и овалах
можно записывать любые операции над ре- Литература
гистрами, допустимые в языке Verilog, а в ус-
1. Соловьев В. Логическое проектирование встра-
иваемых систем на FPGA. Часть 15. Проек-
тирование микропрограммных автоматов //
Компоненты и технологии. 2019. № 12.

2. Соловьев В. Использование совмещенной мо-
дели автоматов Мили и Мура при реализации
конечных автоматов на программируемых ло-
гических интегральных схемах // Радиотехника
и электроника. 2013. Т. 58. № 2.

новости АЦП/ЦАП

Изолированные АЦП ADE1201 и ADE1202 от Analog Devices

Новые АЦП позволяют создавать гальванически
развязанную систему измерения на одной микро-
схеме. С изолированной стороны микросхема со-
держит АЦП, усилитель с программируемым коэф-
фициентом усиления, драйвер затвора внешнего
входного полевого транзистора, линейный стаби-
лизатор, программируемую нагрузку. С неизоли-
рованной — программно настраиваемые фильтры,
SPI-совместимый выход и вход источников пита-
ния для обеих частей. Протокол SPI поддерживает
адресацию, позволяющую объединять до восьми
устройств типа ADE1201/1202 на одной четырех-
проводной SPI-совместимой линии. ADE1202 име-
ет два входных канала и встроенный мультиплек-
сор в отличие от одноканального ADE1201.

Основные технические характеристики:
• Количество разрядов АЦП: 8.
• Скорость ФЦП: 100 тыс. выборок/с.
• Рейтинг изоляции: 3750 В.
• Напряжение питания: 3,3 В.
• Коэффициенты усиления входного сигнала:

1, 2, 5, 10.
www.teson.ru

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

72 компоненты ПЛИС

Разработка устройств
цифровой обработки сигналов
на базе ПЛИС
и полностью программируемых
систем на кристалле
фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 1

Валерий ЗОТОВ В [1] были представлены основные характеристики аппаратных ресурсов
[email protected] ПЛИС с архитектурой FPGA (Field Programmable Gate Array) и полностью
программируемых систем на кристалле All Programmable System-on-Chip
(AP SoC) фирмы Xilinx, предназначенных для реализации устройств циф-
ровой обработки сигналов (ЦОС). Настоящая статья знакомит с различ-
ными методами подготовки описаний высокоскоростных устройств ЦОС
и их основных компонентов, поддерживаемыми САПР серии Xilinx Vivado
HLx Design Suite [2–28].

Методы формирования описаний высокоскоростных наиболее полной конфигурацией средств автоматизированного проек-
устройств ЦОС и их компонентов тирования серии Xilinx Vivado Design Suite. В последующих разделах ос-
новное внимание уделяется наиболее доступным первым двум методам
В настоящее время текущая версия САПР серии Xilinx Vivado HLx формирования описаний устройств ЦОС и их компонентов, которые
Design Suite поддерживает кристаллы программируемой логики се- поддерживаются всеми конфигурациями САПР, включая свободно рас-
мейств Artix-7, Kintex-7, Virtex-7 и расширяемых процессорных си- пространяемую редакцию Vivado WebPACK.
стем семейства Zynq-7000 AP SoC, а также ПЛИС и многопроцес-
сорные системы на кристалле серий UltraScale и UltraScale+. Таким Подготовка описаний устройств ЦОС
образом, для реализации компонентов высокоскоростных устройств и их компонентов, реализуемых на основе аппаратных
ЦОС могут использоваться аппаратные секции цифровой обработ- секций ЦОС, с использованием шаблонов САПР
ки сигналов DSP48E1 и DSP48E2, архитектура и функциональные серии Xilinx Vivado HLx Design Suite
возможности которых рассмотрены в [1]. Интегрированная среда
разработки Vivado Integrated Design Environment (IDE) указанных Для формирования VHDL-описания устройства цифровой обра-
средств проектирования предоставляет следующие методы подготов- ботки сигналов с использованием шаблонов, предоставляемых САПР
ки описаний устройств ЦОС и их компонентов, реализуемых на базе серии Xilinx Vivado HLx Design Suite, нужно в первую очередь создать
перечисленных секций ЦОС: основу нового исходного модуля проекта, сделав это с помощью мастера
• стандартный способ формирования описаний аппаратных средств Add Source Wizard. Запуск указанного мастера интегрированной сре-
ды разработки Vivado IDE может выполняться командой Add Sources,
на языках VHDL и Verilog с использованием соответствующих ша- которая одновременно представлена в разделе Project Manager панели
блонов встроенного HDL-редактора; управления основными процессами, выполняемыми в ходе проекти-
• интерактивный метод, реализуемый с помощью параметризиро- рования, Flow Navigator и во всплывающем меню File. Данная команда
ванных IP-ядер, представленных в составе центрального депози- дублируется также кнопкой быстрого доступа , которая расположе-
тария IP Catalog; на на панели инструментов окна исходных модулей проекта Sources.
• применение языков программирования C/C++ для описания алгорит- В открывшейся стартовой диалоговой панели с заголовком Add Sources
мов цифровой обработки сигналов с последующим использованием необходимо переключить в нажатое состояние кнопку Add or create
средств синтеза высокого уровня Xilinx Vivado High-Level Synthesis; design sources, после чего нажатием клавиши Next перейти к следующей
• модельно-ориентированное проектирование, выполняемое с по- диалоговой панели мастера Add Source Wizard, как показано на рис. 1.
мощью инструментов разработки MATLAB и Simulink компании
MathWorks, поддерживаемое программными средствами Xilinx В указанной диалоговой панели, имеющей заголовок Add or Create
System Generator for DSP. Design Sources, следует воспользоваться клавишей Create File, находя-
Последние два метода могут использоваться совместно. При этом сле- щейся в нижней ее части. При нажатии клавиши на экране появляет-
дует обратить внимание на то, что инструменты Xilinx System Generator ся диалоговая панель с заголовком Create Source File, в которой нужно
for DSP доступны только в составе редакции System Edition, являющейся в поле выбора значения параметра File type указать тип формируе-

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

ПЛИС компоненты 73

Рис. 1. Создание основы нового модуля VHDL-описания проектируемого устройства ЦОС

мого модуля исходного описания Verilog или VHDL, а в поле редак- подготовки исходных описаний устройств ЦОС применимы и вы-
тирования значения параметра File name задать его идентификатор. полняются аналогично и при использовании языка Verilog.
Далее в настоящем и последующих разделах рассматриваются мето-
ды формирования описаний проектируемых устройств цифровой Определив значения основных параметров создаваемого модуля
обработки сигналов на языке VHDL. Но все представленные способы VHDL-описания устройства цифровой обработки сигналов, необхо-
димо подтвердить их нажатием клавиши OK, которая расположена

Рис. 2. Ввод исходных данных для формирования основы нового модуля VHDL-описания устройства ЦОС www.kite.ru
КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

74 компоненты ПЛИС

Рис. 3. Отображение автоматически сформированного кода, образующего основу модуля исходного VHDL-описания устройства ЦОС

в нижней части диалоговой панели Create Source File. Затем в таблице, фейса объекта, представляющего проектируемое устройство, и основу
представленной в диалоговой панели Add or Create Design Sources, архитектурного тела его VHDL-описания (рис. 3).
появляется новая строка, где отображаются основные параметры
формируемого модуля исходного описания устройства ЦОС. При Сгенерированный код нужно дополнить операторами создания эк-
нажатии клавиши Finish, находящейся в нижней части этой панели, земпляров необходимых компонентов, воспользовавшись соответству-
на экран выводится диалоговая панель с заголовком Define Module, ющими шаблонами САПР серии Xilinx Vivado HLx Design Suite, доступ
чей вид показан на рис. 2. к которым предоставляет окно Language Templates. Это окно откры-
вается нажатием кнопки , расположенной на панели инструментов
В открывшейся диалоговой панели рекомендуется уточнить и при рабочего окна встроенного HDL-редактора, а также с помощью команды
необходимости изменить идентификатор объекта (представляющего Language Templates. Эта команда одновременно представлена в разделе
проектируемое устройство ЦОС), отображаемый в поле редактирова- Project Manager встроенной панели управления основными процессами,
ния значения параметра Entity name, а также имя архитектурного тела выполняемыми в ходе проектирования, Flow Navigator, во всплываю-
генерируемого VHDL-описания, предлагаемое в поле редактирования щем меню Tools и контекстно зависимом всплывающем меню, вызывае-
значения параметра Architecture name. Затем нужно внести информа- мом щелчком правой кнопки мыши, как демонстрирует рис. 4.
цию об интерфейсных портах разрабатываемого устройства цифровой
обработки сигналов в таблицу I/O Port Definitions. В соответствующих Для того чтобы перейти к шаблонам описания компонентов
колонках таблицы следует указать идентификаторы входных и вы- устройств цифровой обработки сигналов, реализуемых на базе ап-
ходных портов (Port Name), их тип (Direction) и при необходимости их паратных секций ЦОС, нужно во встроенной панели Templates
разрядность (Bus, MSB и LSB). Более подробно процедура определения окна Language Templates щелчком левой кнопкой мыши открыть
интерфейсных портов формируемого VHDL-описания проектируемо- папку с названием соответствующего языка описания аппаратных
го устройства рассмотрена в [4]. После заполнения таблицы I/O Port средств Verilog или VHDL. Далее таким же образом следует развернуть
Definitions нужно нажать клавишу OK, которая представлена в ниж- папку Device Macro Instantiation или Device Primitive Instantiation,
ней части диалоговой панели Define Module. При этом запускается а затем в этой папке раскрыть раздел, идентификатор которого со-
процесс автоматической генерации основы модуля исходного VHDL- впадает с названием семейства кристаллов, используемых для ре-
описания разрабатываемого устройства цифровой обработки сиг- ализации проектируемого устройства. При выборе папки Device
налов, об успешном завершении которого информирует появление Primitive Instantiation после перехода в указанный раздел необходи-
во встроенном окне исходных модулей проекта Sources в разделе мо открыть подраздел Arithmetic Functions.
Design Sources новой строки с идентификатором сгенерированного
файла. Для его редактирования следует расположить курсор в указан- Для включения требуемого шаблона в полном объеме в состав
ной строке и дважды щелкнуть левой кнопкой мыши, в результате формируемого описания разрабатываемого устройства цифровой
чего в рабочей области основного окна интегрированной среды раз- обработки сигналов нужно щелчком левой кнопкой мыши выде-
работки Vivado IDE добавляется новая вкладка, чье название совпадает лить строку с его названием, после чего его содержимое отобразится
с идентификатором сгенерированного файла. В открывшейся вкладке во встроенной панели Preview окна Language Templates. Затем сле-
отображается автоматически сгенерированный текст основы создавае- дует в рабочем окне встроенного HDL-редактора указать курсором
мого модуля исходного описания устройства ЦОС, который содержит строку создаваемого описания устройства ЦОС, начиная с которой
выражения декларации используемых библиотек и их пакетов, интер- должен располагаться текст выбранного шаблона, и щелчком правой
кнопкой мыши вызвать контекстно зависимое всплывающее меню.
В меню следует воспользоваться командой Insert Template, как пока-

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

ПЛИС компоненты 75

Рис. 4. Открытие окна шаблонов и выбор разделов компонентов устройств ЦОС

зано на рис. 5. Можно также вставить выбранный шаблон в создава-  
емое описание методом перетаскивания. Для этого следует располо-
жить курсор в строке с названием требуемого шаблона во встроенной
панели Template и нажать левую кнопку мыши. Затем, удерживая эту
кнопку в нажатом состоянии, нужно переместить курсор с названи-

Рис. 5. Включение шаблонов HDL-описания требуемых компонентов в состав формируемого описания устройства ЦОС www.kite.ru
КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

76 компоненты ПЛИС

Рис. 6. Вставка требуемого фрагмента шаблона HDL-описания компонента устройства ЦОС

VHDL-описания устройства ЦОС. Если аналогичные выражения уже папка Device Macro Instantiation. Эти шаблоны выполнены на осно-
представлены в создаваемом описании, то соответствующие строки ве макросов, которые определены в пакете vcomponents библиотеки
добавленного шаблона надо удалить или закомментировать. Можно UNIMACRO. Указанная папка, чья подробная структура представле-
также вставить лишь требуемый фрагмент выбранного шаблона, вы- на на рис. 7, включает разделы с названиями перечисленных семейств
делив его во встроенной панели Preview и воспользовавшись коман- ПЛИС. Каждый из этих разделов содержит два подраздела — DSP48
дами копирования (Copy) и вставки (Paste) из всплывающего меню и RAM.
Edit или контекстно зависимого всплывающего меню, вызываемого
щелчком правой кнопки мыши при расположении курсора в соот- В состав подраздела DSP48 входят шаблоны описаний экземпля-
ветствующей строке формируемого HDL-описания создаваемого ров компонентов, предназначенных для реализации непосредственно
устройства ЦОС (рис. 6). на базе ресурсов аппаратных секций цифровой обработки сигналов
DSP48E1. Подраздел RAM объединяет образцы конструкций, при-
Рассмотренную процедуру включения шаблонов в состав форми- меняемых для описания элементов оперативных запоминающих
руемого описания устройства цифровой обработки сигналов следу- устройств (ОЗУ) с различной организацией портов записи и чтения
ет повторить для каждого используемого экземпляра компонента. информации, выполняемых на основе модулей блочной памяти Block
После этого нужно в тексте включенных шаблонов отредактировать RAM ПЛИС семейств Artix-7, Kintex-7, Virtex-7 и полностью програм-
идентификаторы создаваемых экземпляров соответствующих ком- мируемых систем на кристалле Zynq-7000 AP SoC. Содержимое одно-
понентов и задать требуемые значения настраиваемых параметров. именных шаблонов подразделов DSP48 и RAM, представленных в раз-
Далее необходимо указать идентификаторы сигналов, которые долж- личных разделах папки Device Macro Instantiation, отличается только
ны быть подключены к соответствующим интерфейсным портам комментариями, в которых указано целевое семейство кристаллов.
этих компонентов. В следующем разделе рассматриваются шаблоны Такое совпадение основного текста шаблонов обусловлено использо-
описаний наиболее часто используемых компонентов устройств ЦОС, ванием единой архитектуры секций ЦОС и модулей блочной памяти,
реализуемых на базе аппаратных секций DSP48E1, представленных применяемых в составе кристаллов программируемой логики и рас-
в архитектуре ПЛИС семейств Artix-7, Kintex-7, Virtex-7 и полностью ширяемых процессорных платформ перечисленных семейств.
программируемых систем на кристалле семейства Zynq-7000 AP SoC.
Шаблон Add and Multiple Accumulate (ADDMACC_MACRO) пред-
Шаблоны описаний компонентов устройств ЦОС, назначен для подготовки описания экземпляра компонента, выпол-
реализуемых на базе аппаратных секций DSP48E1 няющего операции умножения с накоплением, с использованием
ПЛИС семейств Artix-7, Kintex-7, Virtex-7 предварительного сумматора, представленного в составе архитек-
и полностью программируемых систем на кристалле туры аппаратных секций цифровой обработки сигналов DSP48E1.
семейства Zynq-7000 AP SoC Текст этого шаблона приведен в листинге 1.

Доступ к шаблонам описаний наиболее востребованных компонен- Рассматриваемый шаблон выполнен на основе библиотечного
тов устройств цифровой обработки сигналов, реализуемых на базе макроса ADDMACC_MACRO, который имеет пять настраиваемых
аппаратных секций DSP48E1, входящих в состав кристаллов програм- параметров:
мируемой логики семейств Artix-7, Kintex-7, Virtex-7 и расширяемых • DEVICE — определяет серию ПЛИС или расширяемых процес-
процессорных платформ семейства Zynq-7000 AP SoC, предоставляет
сорных платформ, на базе которой реализуется данный элемент
(в рассматриваемом шаблоне по умолчанию используется значение
“7SERIES”);

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

ПЛИС компоненты 77

Рис. 7. Структура папки Device Macro Instantiation шаблонов языков VHDL и Verilog • LATENCY — указывает ожидаемое значение задержки, выраженное
в количестве периодов тактового сигнала (по умолчанию установ-
лено значение, равное 4);

• WIDTH_PREADD — определяет количество двоичных разрядов
-- 1-bit input clock enable входных шин данных предварительного сумматора (по умолчанию
предлагается значение, равное 25);

• WIDTH_MULTIPLIER — устанавливает разрядность входных шин
-- 1-bit accumulator load input данных аппаратного умножителя (по умолчанию используется
значение, равное 18);
LOAD_DATA => LOAD_DATA, -- Accumulator load data input, width defined
• WIDTH_PRODUCT — определяет количество двоичных разрядов
-- by WIDTH_PRODUCT generic выходной шины данных, на которой отображается результат вы-
числений (по умолчанию установлено значение, равное 48).
-- 1-bit input active high synchronous reset Система условных обозначений интерфейсных портов макроса

); умножителя-накопителя с предварительным сумматором включает
в себя следующие идентификаторы:
-- End of ADDMACC_MACRO_inst instantiation • PRODUCT [WIDTH_PRODUCT-1:0] — выходная шина данных,

Листинг 1. Текст шаблона VHDL-описания экземпляра компонента, выполняющего представляющая значение результата выполнения операций умно-
операции умножения с накоплением, с функцией предварительного суммирования жения с накоплением и предварительным суммированием входных
данных;
КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 • MULTIPLIER [WIDTH_MULTIPLIER-1:0] — входная шина дан-
ных, совокупность сигналов которой определяет значение одного
из операндов умножителя;
• PREADDER1 [WIDTH_PREADDER-1:0] — входная шина данных,
совокупность сигналов которой определяет значение первого сла-
гаемого предварительного сумматора;
• PREADDER2 [WIDTH_PREADDER-1:0] — входная шина данных,
совокупность сигналов которой определяет значение второго сла-
гаемого предварительного сумматора;
• CARRYIN — вход сигнала переноса;
• CE — вход сигнала разрешения синхронизации;
• CLK — вход тактового сигнала;
• LOAD — вход управления загрузкой данных в аккумулятор;
• LOAD_DATA [WIDTH_PRODUCT-1:0] — входная шина данных,
предназначенных для непосредственной загрузки в аккумулятор;
• RST — вход сигнала синхронного сброса.

www.kite.ru

78 компоненты ПЛИС

Рис. 8. Обобщенная структурная схема умножителей-накопителей с функцией предварительного суммирования операндов, формируемых
с помощью шаблона Add and Multiple Accumulate (ADDMACC_MACRO)

Для практического использования рассматриваемого шаблона
в составе формируемого VHDL-описания устройства ЦОС нужно
указать требуемые значения разрядности входных и выходной шин
данных. При этом следует учитывать, что количество разрядов для -- Input / Output bus width, 1-48
входных шин данных предварительного сумматора может быть вы-
брано в диапазоне 1–25, а входной шины умножителя — в интервале
1–18. Значение разрядности для выходной шины данных макроса
ADDMACC_MACRO может находиться в диапазоне 1–48 двоичных
разрядов.

На рис. 8 изображена обобщенная структурная схема умножите-
лей-накопителей с функцией предварительного суммирования опе- -- 1-bit clock enable input
рандов, для подготовки описаний которых используется шаблон Add
and Multiple Accumulate (ADDMACC_MACRO). Аппаратные секции -- 1-bit clock input
цифровой обработки сигналов DSP48E1 в ПЛИС семейств Artix-7,
Kintex-7, Virtex-7 и полностью программируемых систем на кристалле -- 1-bit active high synchronous reset
семейства Zynq-7000 AP SoC [1] предоставляют возможность выбо-
ра различных вариантов использования буферных регистров в этих );
компонентах. Каждому из вариантов соответствует определенное зна-
чение параметра LATENCY. При нулевом значении данного параме- -- End of ADDSUB_MACRO_inst instantiation
тра указанные регистры в структуре формируемых элементов не ис-
пользуются. Единичное значение параметра LATENCY соответствует Листинг 2. Текст шаблона VHDL-описания сумматора/вычитающего устройства,
варианту применения одного буферного регистра, расположенного реализуемого на основе аппаратной секции ЦОС DSP48E1
на выходе аппаратного умножителя. Если в структуре создаваемого
компонента задействуются буферные регистры на выходе аппаратного В описании интерфейса рассматриваемого макроса используется сле-
умножителя и на входах предварительного сумматора или на выходе
аккумулятора, то указанный параметр принимает значение, равное 2. дующая система условных обозначений входных и выходных портов:
В том случае, когда для параметра LATENCY задается значение, рав-
ное 3, в состав структуры формируемых умножителей-накопителей • CARRYOUT — выход сигнала переноса;
с функцией предварительного суммирования операндов включаются • RESULT[WIDTH-1:0] — выходная шина данных, представляющая
входные и выходные регистры, а также буферные регистры, располо-
женные на выходе аппаратного умножителя. При выборе максималь- значение результата вычислений суммы или разности;
ного значения параметра LATENCY структура создаваемых элементов
отличается от предыдущего варианта применением дополнительных • A[WIDTH-1:0] — входная шина данных, совокупность сигналов
буферных регистров на входах предварительного сумматора. которой определяет значение первого операнда;

Для формирования описаний сумматоров и вычитающих устройств, • ADD_SUB — вход сигнала управления выбором выполняемой опе-
реализуемых на базе ресурсов аппаратных секций цифровой обра- рации (сложения или вычитания);
ботки сигналов DSP48E1, предоставляется шаблон Add/Subtract
(ADDSUB_MACRO), текст которого содержит листинг 2. • B[WIDTH-1:0] — входная шина данных, совокупность сигналов
которой определяет значение второго операнда;
Основу этого шаблона образует оператор создания компонента,
формируемого с помощью макроса ADDSUB_MACRO, в котором • CARRYIN — вход сигнала переноса;
предусмотрено три настраиваемых параметра: • CE — вход сигнала разрешения синхронизации;
• DEVICE и LATENCY — имеют то же назначение, что и аналогичные • CLK — вход тактового сигнала;
• RST — вход сигнала синхронного сброса.
параметры в предыдущем шаблоне;
• WIDTH — определяет разрядность входных и выходной шин дан-

ных сумматора/вычитающего устройства (значение, установленное
по умолчанию, равно 48).

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

ПЛИС компоненты 79

После включения текста шаблона Add/Subtract (ADDSUB_MACRO) Рис. 9. Обобщенная структурная схема сумматоров/вычитающих устройств,
в состав формируемого VHDL-описания устройства ЦОС необхо- формируемых с помощью шаблона Add/Subtract (ADDSUB_MACRO)
димо задать требуемое значение разрядности для входных и вы-
ходной шин данных. Это значение может находиться в диапазоне DIRECTION, установить направление счета: возрастающее или убы-
1–48 двоичных разрядов, который обусловлен особенностями архи- вающее. При использовании значения UP, предлагаемого по умол-
тектуры аппаратных секций цифровой обработки сигналов DSP48E1 чанию для параметра DIRECTION, формируемый элемент будет
в кристаллах программируемой логики серии семейств Artix-7, осуществлять счет в сторону увеличения содержимого. Для создания
Kintex-7, Virtex-7 и расширяемых процессорных платформ семейства экземпляра счетчика, выполняющего счет в направлении умень-
Zynq-7000 AP SoC. шения содержимого, нужно указать значение DOWN. Модуль счета
выбирают с помощью параметра настройки TC_VALUE. Значение
Обобщенная структурная схема компонентов, осуществляющих данного параметра определяет состояние счетчика, при достижении
операции сложения и вычитания, описания которых создаются которого завершается счет и формируется активный уровень сиг-
с помощью шаблона Add/Subtract (ADDSUB_MACRO), показана нала на выходе TC. При необходимости можно изменить значение,
на рис. 9. Следует обратить внимание, что в составе формируемых на которое изменяется содержимое счетчика за один такт, используя
сумматоров/вычитающих устройств могут быть задействованы вход- параметр COUNT_BY.
ные и выходные регистры. Наличие этих регистров позволяет приме-
нять конвейерную организацию обработки данных в проектируемых Формирование описания экземпляра цифрового компаратора,
устройствах. Присутствие входных и выходных регистров в соста- предназначенного для реализации на основе ресурсов аппаратных
ве создаваемых компонентов определяется значением параметра секций цифровой обработки сигналов DSP48E1, осуществляется с по-
LATENCY. Если данному параметру присваивается нулевое значение, мощью шаблона Equiality Comparator (EQ_COMPARE_MACRO), чье
то указанные регистры в структуре формируемых сумматоров/вычи- содержимое представлено в листинге 4.
тающих устройств не используются. При единичном значении пара-
метра LATENCY в составе соответствующих экземпляров рассматри- Обобщенная структурная схема цифровых компараторов, описа-
ваемых компонентов задействуется выходной регистр. В том случае, ния которых формируются с помощью этого шаблона, приведена
когда указанный параметр принимает значение, равное 2, в структуре на рис. 10.
формируемых элементов присутствуют как входные, так и выходные
регистры.

Для подготовки описаний счетчиков с заданной разрядностью -- Counter ouput, width determined by WIDTH_DATA generic
и модулем счета, реализуемых на базе ресурсов аппаратных секций
цифровой обработки сигналов DSP48E1, предоставляется шаблон -- 1-bit terminal count output, high = terminal count is reached
Counter w/Terminal Count (COUNTER_TC_MACRO), текст которого
демонстрирует листинг 3. -- 1-bit clock input

Представленный шаблон выполнен на основе библиотечного ма- -- 1-bit clock enable input
кроса COUNTER_TC_MACRO, в котором для выбора конфигурации
создаваемого экземпляра счетчика предусмотрены следующие на- -- 1-bit active high synchronous reset
страиваемые параметры:
• COUNT_BY — определяет шаг счета (значение, установленное );

по умолчанию для этого параметра, равно 1); -- End of COUNTER_TC_MACRO_inst instantiation
• DEVICE — указывает серию кристаллов программируемой логики,
Листинг 3. Текст шаблона VHDL-описания счетчика с заданной разрядностью
на базе которой должен быть реализован формируемый счетчик и модулем счета, реализуемого на основе аппаратной секции ЦОС DSP48E1
(по умолчанию используется значение “7SERIES”);
• DIRECTION — определяет направление (возрастающее или убы-
вающее) счета (по умолчанию создается инкрементный счетчик);
• RESET_UPON_TC — позволяет выбрать режим сброса при окон-
чании счета;
• TC_VALUE — определяет максимальное или минимальное значе-
ние, при достижении которого завершается счет;
• WIDTH_DATA — определяет разрядность выходной шины фор-
мируемого счетчика (по умолчанию предлагается максимально
возможное количество двоичных разрядов, равное 48).
Система условных обозначений, используемая в описании интер-
фейса макроса COUNTER_TC_MACRO, включает следующие иден-
тификаторы входных и выходных портов:
• Q[(WIDTH_DATA-1):0] — выходы соответствующих разрядов
счетчика, объединенные в шину, количество разрядов в которой
определяется значением параметра WIDTH_DATA;
• TC — выход сигнала завершения счета;
• CLK — вход тактового сигнала (вход счета);
• CE — вход разрешения счета;
• RST — вход сигнала синхронного сброса.
После включения текста шаблона Counter w/Terminal Count
(COUNTER_TC_MACRO) в состав создаваемого модуля VHDL-
описания устройства ЦОС нужно указать требуемую разрядность
счетчика с помощью настраиваемого параметра WIDTH_DATA.
Макрос COUNTER_TC_MACRO позволяет формировать опи-
сания счетчиков, разрядность которых можно выбрать в диапа-
зоне 1–48 разрядов. Далее следует, используя параметр настройки

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

80 компоненты ПЛИС

• SEL_MASK — разрешает или запрещает
использование маски при выполнении
-- Target Device: “VIRTEX5”, “7SERIES” операции сравнения входных данных с за-
данной величиной;
-- Desired clock cycle latency, 0-2
• SEL_PATTERN — определяет тип создава-
-- Select bits to be masked, must set емого компаратора: фиксированный или
динамический (по умолчанию предлага-
-- SEL_MASK = “MASK” ется значение DYNAMIC_PATTERN, при
котором создается компаратор динамиче-
-- “MASK” = use MASK generic, ского типа, выполняющий операцию срав-
нения данных, представленных на входных
-- “DYNAMIC_PATTERN = use шинах);

DYNAMIC_PATTERN input bus • STATIC_PATTERN — задает контрольное
значение, с которым должны сравниваться
SEL_PATTERN => “DYNAMIC_PATTERN”, -- “DYNAMIC_PATTERN” = use DYNAMIC_PATTERN input bus входные данные, для компаратора фикси-
рованного типа;
-- “STATIC_PATTERN” = use STATIC_PATTERN generic
• WIDTH — устанавливает значение раз-
STATIC_PATTERN => X“000000000000”, -- Specify static pattern, рядности входной шины данных, сово-
купность сигналов которой определяет
-- must set SEL_PATTERN = “STATIC_PATTERN анализируемое значение.
В системе условных обозначений интер-
-- Comparator output bus width, 1-48
фейсных портов макроса цифрового компа-
ратора представлены следующие идентифи-
каторы входов и выходов:
-- 1-bit output indicating a match • Q — выход сигнала совпадения входных

-- 1-bit active high input clock enable input данных и контрольного значения;
• CE — вход сигнала разрешения синхро-
-- 1-bit positive edge clock input
низации;
• CLK — вход тактового сигнала;
• DATA_IN [(WIDTH — 1):0] — основная
-- 1-bit input active high reset
входная шина данных цифрового компара-
); тора, совокупность сигналов которой опре-
-- End of EQ_COMPARE_MACRO_inst instantiation деляет значение анализируемых данных;
• DYNAMIC_PATTERN [(WIDTH — 1):0] —
Листинг 4. Текст шаблона VHDL-описания компаратора, реализуемого на основе аппаратной секции ЦОС DSP48E1 дополнительная входная шина данных
цифрового компаратора, чья совокуп-
Рис. 10. Обобщенная структурная схема цифровых компараторов, формируемых с помощью шаблона ность сигналов определяет контрольное
Equiality Comparator (EQ_COMPARE_MACRO) значение, с которым должны сравниваться
входные данные;
Количество буферных регистров, задей- формируемых на основе рассматриваемого • RST — вход сигнала синхронного сброса.
ствованных в составе компонентов, создавае- шаблона, применяется максимально возмож- При формировании описания цифрового
мых на основе шаблона Equiality Comparator ное количество буферных регистров. компаратора с помощью шаблона Equiality
(EQ_COMPARE_MACRO), определяется зна- Comparator (EQ_COMPARE_MACRO) следу-
чением параметра LATENCY. Нулевое значе- В основе шаблона VHDL-описания ком- ет установить требуемую разрядность вход-
ние этого параметра соответствует варианту паратора лежит использование макроса EQ_ ных шин компаратора, используя параметр
компаратора, не содержащему буферных COMPARE_MACRO, который содержит сле- настройки WIDTH. Архитектура аппарат-
регистров. При выборе единичного значе- дующие настраиваемые параметры: ных секций цифровой обработки сигналов
ния указанного параметра в состав структу- • DEVICE и LATENCY — имеют то же на- DSP48E1, представленных в ПЛИС семейств
ры формируемого компонента включается Artix-7, Kintex-7, Virtex-7 и полностью про-
выходной регистр. В случае использования значение, что и аналогичные параметры граммируемых системах на кристалле се-
значения параметра LATENCY, равного 2, в шаблоне Add and Multiple Accumulate мейства Zynq-7000 AP SoC, позволяет ре-
на входах и выходе создаваемого компаратора (ADDMACC_MACRO); ализовать компараторы, определяющие
задействуется по одному буферному регистру. • MASK — определяет значение маски (ма- эквивалентность входных значений, содержа-
Если данный параметр принимает значение, скируемые биты данных), применяемой щих 1–48 двоичных разрядов. Далее необхо-
равное 3, то в составе структуры компонентов, при сравнении входных данных с задан- димо выбрать тип создаваемого цифрового
ным образцом (по умолчанию использу- компаратора, указав соответствующее значе-
ется значение X“000000000000”); ние для параметра настройки SEL_PATTERN.
Если требуется сформировать описание ком-
паратора фиксированного типа, то параме-
тру SEL_PATTERN нужно присвоить значе-
ние STATIC_PATTERN. При этом с помощью
параметра STATIC_PATTERN следует опре-
делить значение, с которым должны сравни-
ваться входные данные компаратора. В том
случае, когда создаваемый компаратор должен
осуществлять операцию сравнения значений

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

ПЛИС компоненты 81





: All inputs and outputs must be connected.

--

-- Library : In addition to adding the instance declaration, a use

-- declaration : statement for the UNISIM.vcomponents library needs to be

-- for : added before the entity declaration. This library

-- Xilinx : contains the component declarations for all Xilinx

-- primitives : primitives and points to the models that will be used for simulation.

--

-- Copy the following four statements and paste them before the Entity declaration, unless they already exist.

--

Library UNISIM;

use UNISIM.vcomponents.all;

--

Library UNIMACRO;

use UNIMACRO.vcomponents.all;

-- <-----Cut code below this line and paste into the architecture body---->



-- Counter ouput, width determined by WIDTH_DATA generic
-- 1-bit clock input




-- 1-bit active high load input -- Multiplier input B bus, width determined by WIDTH_B generic

LOAD_DATA => LOAD_DATA, -- Counter load data, width determined CE => CE, -- 1-bit active high input clock enable

-- by WIDTH_DATA generic CLK => CLK, -- 1-bit positive edge clock input

-- 1-bit active high synchronous reset RST => RST -- 1-bit input active high reset

); );

-- End of COUNTER_LOAD_MACRO_inst instantiation -- End of MULT_MACRO_inst instantiation

Листинг 5. Текст шаблона VHDL-описания реверсивного счетчика с параллельной Листинг 6. Текст шаблона VHDL-описания умножителя,
загрузкой данных, реализуемого на основе аппаратной секции ЦОС DSP48E1 реализуемого на основе аппаратной секции ЦОС DSP48E1

с помощью маски, необходимо указать маскируемые разряды, исполь- После включения текста шаблона Loadable counter (COUNTER_
зуя параметр MASK. LOAD_MACRO) в состав формируемого VHDL-описания
устройства ЦОС нужно указать требуемую разрядность счетчи-
Для создания описания реверсивного счетчика с параллельной ка, используя настраиваемый параметр WIDTH_DATA. Макрос
загрузкой данных, реализуемого на базе ресурсов аппаратной сек- COUNTER_LOAD_MACRO позволяет формировать описания счет-
ции цифровой обработки сигналов DSP48E1, предусмотрен шаблон чиков, разрядность которых выбирают в диапазоне 1–48 разрядов.
Loadable counter (COUNTER_LOAD_MACRO), текст которого при- Этот диапазон соответствует архитектурным особенностям сек-
веден в листинге 5. ций цифровой обработки сигналов DSP48E1, применяемых в со-
ставе кристаллов программируемой логики серии семейств Artix-7,
Основой представленного шаблона является макрос COUNTER_ Kintex-7, Virtex-7 и расширяемых процессорных платформ семей-
LOAD_MACRO, в котором предусмотрено три настраиваемых пара- ства Zynq-7000 AP SoC.
метра:
• COUNT_BY — определяет шаг счета (значение по умолчанию для Для подготовки VHDL-описания умножителя, реализуемого
на основе аппаратной секции ЦОС DSP48E1, предлагается шаблон
этого параметра равно 1); Multiplier (MULT_MACRO), текст которого демонстрирует листинг 6.
• DEVICE — указывает серию кристаллов программируемой логики,
Представленный шаблон выполнен на основе библиотечного ма-
на базе которой должен быть реализован формируемый счетчик кроса MULT_MACRO, в котором используются следующие настраи-
(по умолчанию используется значение “7SERIES”); ваемые параметры:
• WIDTH_DATA — определяет разрядность формируемого счетчика • DEVICE и LATENCY — имеют то же назначение, что и аналогичные
(по умолчанию устанавливается максимально возможное количе-
ство двоичных разрядов, равное 48). параметры в шаблоне Add and Multiple Accumulate (ADDMACC_
В описании интерфейса макроса COUNTER_LOAD_MACRO при- MACRO);
меняется следующая система условных обозначений входных и вы- • WIDTH_A — устанавливает значение разрядности входной шины
ходных портов: данных A, совокупность сигналов которой определяет значение
• Q [WIDTH_DATA-1:0] — выходы соответствующих разрядов первого сомножителя;
счетчика, объединенные в шину, количество разрядов в которой • WIDTH_B — задает количество разрядов входной шины данных
определяется значением параметра WIDTH_DATA; B, совокупность сигналов которой определяет значение второго
• CLK — вход тактового сигнала (вход счета); сомножителя;
• CE — вход разрешения счета; • WIDTH_P — устанавливает разрядность выходной шины данных
• DIRECTION — вход сигнала управления, значение которого опре- умножителя, совокупность сигналов которой соответствует зна-
деляет направление счета (возрастающее или убывающее); чению произведения.
• LOAD — вход разрешения параллельной загрузки данных в счет- В системе условных обозначений интерфейсных портов макро-
чик; са умножителя представлены следующие идентификаторы входов
• LOAD_DATA [WIDTH_DATA-1:0] — параллельные входы данных, и выходов:
объединенные в шину, количество разрядов в которой определя- • A[WIDTH_A-1:0] — входная шина данных умножителя, совокуп-
ется значением параметра WIDTH_DATA; ность сигналов которой определяет значение первого сомножителя;
• RST — вход сигнала синхронного сброса.

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

82 компоненты ПЛИС



Рис. 11. Обобщенная структурная схема умножителей, формируемых
с помощью шаблона Multiplier (MULT_MACRO)

• B[WIDTH_B-1:0] — входная шина данных умножителя, совокуп-
ность сигналов которой определяет значение второго сомножителя;
-- MACC ouput bus, width determined by WIDTH_P generic
• P[WIDTH_ P-1:0] — выходная шина данных умножителя, совокуп-
ность значений сигналов которой образует результат вычисления
произведения;

• CE — вход сигнала разрешения синхронизации; -- 1-bit active high input clock enable
• CLK — вход тактового сигнала;
• RST — вход сигнала сброса. -- 1-bit positive edge clock input

При формировании описания экземпляра аппаратного умножи- LOAD => LOAD, -- 1-bit active high input load accumulator enable
теля с помощью шаблона Multiplier (MULT_MACRO) необходимо
задать требуемую разрядность входных шин, используя настраивае- LOAD_DATA => LOAD_DATA, -- Load accumulator input data,
мые параметры WIDTH_A и WIDTH_B. При этом нужно учитывать,
что разрядность входной шины данных A, совокупность сигналов -- width determined by WIDTH_P generic
которой определяет значение первого сомножителя, может состав-
лять 1–25 бит, а входной шины B — 1–18 бит. Ожидаемое значение -- 1-bit input active high reset
задержки, указываемое с помощью параметра LATENCY, может быть
выбрано в интервале 1–4 периода тактового сигнала. По умолчанию );
для этого параметра предлагается значение, равное 3.
-- End of MACC_MACRO_inst instantiation
В составе умножителей, формируемых с помощью шаблона
Multiplier (MULT_MACRO), могут быть задействованы входные Листинг 7. Текст шаблона VHDL-описания экземпляра компонента,
и выходные регистры. На рис. 11 изображена обобщенная структур- выполняющего операции умножения с накоплением, реализуемого
ная схема элементов, создаваемых на основе макроса MULT_MACRO. на основе ресурсов аппаратной секции ЦОС DSP48E1
В этих элементах могут применяться те же комбинации буферных
регистров, что и в умножителях-накопителях с предварительным • CLK — вход тактового сигнала;
сумматором, создаваемых с помощью шаблона Add and Multiple
Accumulate (ADDMACC_MACRO). Значения параметра LATENCY, • LOAD — вход управления загрузкой данных в аккумулятор;
которые соответствуют каждой из этих комбинаций, были рассмо-
трены выше при описании упомянутого шаблона. • LOAD_DATA[WIDTH_P-1:0] — входная шина данных, предназна-

Шаблон Multiply Accumulate (MACC_MACRO), чей текст пред- ченных для непосредственной загрузки в аккумулятор;
ставлен в листинге 7, предназначен для создания VHDL-описания
элемента, выполняющего операции умножения с накоплением, реа- • RST — вход сигнала синхронного сброса.
лизуемого на основе ресурсов аппаратной секции цифровой обработ-
ки сигналов DSP48E1. Обобщенная структурная схема компонентов, осуществляющих

Основой этого шаблона является библиотечный макрос MACC_ операции умножения с накоплением, создаваемых с помощью ша-
MACRO, содержащий пять настраиваемых параметров — DEVICE,
LATENCY, WIDTH_A, WIDTH_B, WIDTH_P. Эти параметры имеют блона Multiply Accumulate (MACC_MACRO), показана на рис. 12.
то же предназначение, что и в шаблоне описания экземпляра аппаратно-
го умножителя, рассмотренном выше. Система условных обозначений В составе формируемых умножителей-накопителей для организации
входных и выходных портов, используемая в описании интерфейса ма-
кроса умножителя-накопителя, включает следующие идентификаторы: конвейерной обработки данных могут быть задействованы те же
• P[WIDTH_ P-1:0] — выходная шина данных умножителя-накопи-
комбинации буферных регистров, что и в компонентах, описания ко-
теля, совокупность сигналов которой представляет собой значение
результата вычислений; торых выполняются на основе шаблона Add and Multiple Accumulate
• A[WIDTH_A-1:0] — входная шина данных умножителя, совокуп-
ность сигналов которой определяет значение первого сомножителя; (ADDMACC_MACRO).
• ADDSUB — вход сигнала управления выбором операции (сложе-
ния или вычитания), выполняемой аккумулятором; После включения текста шаблона Multiply Accumulate (MACC_
• B[WIDTH_B-1:0] — входная шина данных умножителя, совокуп-
ность сигналов которой определяет значение второго сомножителя; MACRO) в состав формируемого описания устройства ЦОС необходи-
• CARRYIN — вход сигнала переноса;
• CE — вход сигнала разрешения синхронизации; мо указать требуемые значения разрядности входных и выходной шин

данных таким же образом, как и при использовании шаблона описа-

ния аппаратного умножителя Multiplier (MULT_MACRO). n

Литература

1. Зотов В. Развитие аппаратных ресурсов цифровой обработки сигналов
в ПЛИС с архитектурой FPGA и полностью программируемых системах
на кристалле AP SoC фирмы Xilinx // Компоненты и технологии. 2019. № 12.

2. Зотов В. Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx
в САПР серии Vivado HLx Design Suite. Часть 1 // Компоненты и технологии.
2016. № 7.

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

ПЛИС компоненты 83

Рис. 12. Обобщенная структурная схема умножителей-накопителей, формируемых с помощью шаблона 17. Зотов В. Проектирование цифровых устройств
Multiply Accumulate (MACC_MACRO) на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 16 // Компоненты
3. Зотов В. Проектирование цифровых устройств 10. Зотов В. Проектирование цифровых устройств и технологии. 2017. № 10.
на базе ПЛИС фирмы Xilinx в САПР серии на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 2 // Компоненты Vivado HLx Design Suite. Часть 9 // Компоненты 18. Зотов В. Проектирование цифровых устройств
и технологии. 2016. № 8. и технологии. 2017. № 3. на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 17 // Компоненты
4. Зотов В. Проектирование цифровых устройств 11. Зотов В. Проектирование цифровых устройств и технологии. 2017. № 12.
на базе ПЛИС фирмы Xilinx в САПР серии на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 3 // Компоненты Vivado HLx Design Suite. Часть 10 // Компоненты 19. Зотов В. Проектирование цифровых устройств
и технологии. 2016. № 9. и технологии. 2017. № 4. на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 18 // Компоненты
5. Зотов В. Проектирование цифровых устройств 12. Зотов В. Проектирование цифровых устройств и технологии. 2018. № 1.
на базе ПЛИС фирмы Xilinx в САПР серии на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 4 // Компоненты Vivado HLx Design Suite. Часть 11 // Компоненты 20. Зотов В. Проектирование цифровых устройств
и технологии. 2016. № 10. и технологии. 2017. № 5. на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 19 // Компоненты
6. Зотов В. Проектирование цифровых устройств 13. Зотов В. Проектирование цифровых устройств и технологии. 2018. № 2.
на базе ПЛИС фирмы Xilinx в САПР серии на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 5 // Компоненты Vivado HLx Design Suite. Часть 12 // Компоненты 21. Зотов В. Проектирование цифровых устройств
и технологии. 2016. № 11. и технологии. 2017. № 6. на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 20 // Компоненты
7. Зотов В. Проектирование цифровых устройств 14. Зотов В. Проектирование цифровых устройств и технологии. 2018. № 3.
на базе ПЛИС фирмы Xilinx в САПР серии на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 6 // Компоненты Vivado HLx Design Suite. Часть 13 // Компоненты 22. Зотов В. Проектирование цифровых устройств
и технологии. 2016. № 12. и технологии. 2017. № 7. на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 21 // Компоненты
8. Зотов В. Проектирование цифровых устройств 15. Зотов В. Проектирование цифровых устройств и технологии. 2018. № 4.
на базе ПЛИС фирмы Xilinx в САПР серии на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 7 // Компоненты Vivado HLx Design Suite. Часть 14 // Компоненты 23. Зотов В. Проектирование цифровых устройств
и технологии. 2017. № 1. и технологии. 2017. № 8. на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 22 // Компоненты
9. Зотов В. Проектирование цифровых устройств 16. Зотов В. Проектирование цифровых устройств и технологии. 2018. № 5.
на базе ПЛИС фирмы Xilinx в САПР серии на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 8 // Компоненты Vivado HLx Design Suite. Часть 15 // Компоненты 24. Зотов В. Проектирование цифровых устройств
и технологии. 2017. № 2. и технологии. 2017. № 9. на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 23 // Компоненты
и технологии. 2018. № 6.

25. Зотов В. Проектирование цифровых устройств
на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 24 // Компоненты
и технологии. 2018. № 7.

26. Зотов В. Проектирование цифровых устройств
на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 25 // Компоненты
и технологии. 2018. № 8.

27. Зотов В. Проектирование цифровых устройств
на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 26 // Компоненты
и технологии. 2018. № 9.

28. Зотов В. Проектирование цифровых устройств
на базе ПЛИС фирмы Xilinx в САПР серии
Vivado HLx Design Suite. Часть 27 // Компоненты
и технологии. 2018. № 10.

Реклама

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

84 компоненты ПЛИС

ПЛИС
компании Guangdong Gowin
Semiconductor Corporation

Андрей СТРОГОНОВ, В статье предлагается рассмотреть ПЛИС китайского стартапа — компании
д. т. н. Guangdong Gowin Semiconductor Corporation, выпускаемые по 55-нм КМОП
СОЗУ- и флэш-технологиям кремниевой фабрикой TSMC.
[email protected]
Павел ГОРОДКОВ

[email protected]

ПЛИС могут применяться в таких в проприетарном виде, и обратный инжи- На кристалле ПЛИС серии Arora (рис. 1)
областях, как промышленные си- ниринг таких форматов недопустим лицен- располагаются следующие функциональные
стемы, телекоммуникационное, ав- зионным соглашением. Базы данных ПЛИС блоки: конфигурируемые функциональные
томобильное, медицинское оборудование, являются закрытыми и считаются собствен- модули (configurable Function Unit, CFU),
и других. В настоящее время рынок ПЛИС ностью компаний. Следуя этой тенденции, блочная память СОЗУ (B-SRAM), ЦОС-блоки
представлен американскими компания- фирма Guangdong Gowin Semiconductor (DSP), аналоговые блоки фазовой автопод-
ми Xilinx Inc., Achronix Semiconductor Corp., Corporation разработала свой САПР Gowin стройки частоты (ФАПЧ или PLL) и цифро-
Atmel Corporation, Intel (Altera Corporation), EDA при участии американской компании вые блоки автоподстройки по задержке (DLL),
Lattice Semiconductor Corporation, Tabula Inc., Synopsys — мирового лидера в создании про-
Microsemi Corporation (Actel), Cobham граммных средств в области проектирования Таблица. ПЛИС серии Arora
Semiconductor Solutions (Aeroflex). Большая БИС СнК и ПЛИС, особенно в RTL-синтезе.
часть рынка поделена примерно поров- LUT4 GW2A-18 GW2A-55
ну между Intel (Altera) и Xilinx. Китайская Компания выпускает ПЛИС с трассиро- Триггеров (FF)
компания Guangdong Gowin Semiconductor вочной структурой, подобной FLEX Altera, Теневое ОЗУ (S-SRAM), бит 20 736 54720
Corporation, основанная инженерами, прежде но с современными решениями для функ- Блочная память (B-SRAM), кбит 15 552 41 040
работавшими в Lattice, является новым игро- циональных блоков, характерными для Число блоков B-SRAM 41 472 109 440
ком на данном рынке, причем не из США. Altera и Xilinx. Например, по два 4-LUT и два Умножителей с размерностью операндов 2520
триггера в секции. Так, ПЛИС серии Arora 828
Сегодня все программные инструменты GW2A-55 содержит 54720 4-LUT, триггеры 18×18 46 140
проектирования ПЛИС в мире поставляют- логических блоков 41040, блочной памяти PLLs + DLLs
ся самими разработчиками ПЛИС. Битовые BRAM 2520 кбит, количество умножителей Банки I/O 48 40
форматы САПР ПЛИС предоставляются 40 с размерностью операндов 1818. Пользовательские I/O
Напряжение ядра, В 4+4 6+4
8 8
319 607
1 1

а б
Рис. 1. ПЛИС серии Arora: а) расположение функциональных блоков на кристалле; б) конфигурируемый функциональный модуль

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

ПЛИС компоненты 85

Рис. 2. Отладочная плата Lichee Tang Nano FPGA на ПЛИС GOWIN GW1N серии LittleBee 40P, который может быть подключен к та-
ким периферийным устройствам, как ЖК-
блоки I/O (таблица). CFU состоят из конфигу- Для сравнения, встроенный софт-процессор дисплеи и VGA-конвертеры, кварцевый
рируемых логических модулей (Configurable NiosII поддерживает MicroC/OS-II — попу- генератор на 24 МГц, USB-JTAG-загрузчик,
logic unit, CLU) и конфигурируемого модуля лярное ядро реального времени, разрабо- встроенные RGB-светодиоды, USB типа С.
CRU (локальный коммутатор трассировоч- танное Micrium Inc. Это портативное ядро,
ных ресурсов). CLU содержит четыре секции загружаемое из ПЗУ, расширяемое, с прио- Псевдостатическая память PSRAM, рас-
(CLS0–CLS3): в трех секциях по два LUT и два ритетными прерываниями и многозадачное. положенная на плате, представляет собой
триггера, в четвертой — только LUT. Один ОСРВ uC/OS-II может быть портировано комбинацию преимуществ динамической
блок памяти СОЗУ по протяженности на кри- на микроконтроллеры AVR XMеga. памяти DRAM и статической памяти SRAM.
сталле занимает три CFU, а ЦОС-блок занима- PSRAM — высокоскоростная псевдостати-
ет целую строку и состоит из двух макроячеек, Ядро uCOSIII может быть реализовано ческая КМОП-память, предназначенная для
каждая из которых содержит два пресуммато- на ПЛИС не только серии CycloneV (ARM портативных приложений. PSRAM поддер-
ра, два умножителя 1818 и одно трехвходо- DS-5), но и на СнК Xilinx Zynq Ultrascale+ живает стандартный промышленный асин-
вое 54-разрядное АЛУ. (Cortex-A53 и Cortex-R5), Xilinx Zynq-7000 хронный интерфейс обмена данными, пред-
и на Xilinx софт-MicroBlaze. На сегодня бес- лагаемый в других низкопотребляющих ИС
Кроме того, предлагается серия LittleBee — платная FreeRTOS является одной из самых статической или псевдостатической памяти.
линейка низковольтных, малопотребля- популярных ОСРВ и портируется практиче-
ющих, энергонезависимых ПЛИС, ко- ски на любые микроконтроллеры. ПЛИС СнК GW1NRF содержит аппарат-
торые выпускаются по 55-нм процессу ные блоки: Bluetooth-трансивер, 32-разряд-
флэш-технологии. ПЛИС серии GW1N Китайский производитель IoT-обору- ный Synopsys ARC (Argonaut RISC Core)
поддерживают новые интерфейсы MIPI I3C дования Sipeed выпускает отладочную пла- микропроцессор RISC-архитектуры с низким
и MIPI D-PHY для сопряжения датчиков (на- ту Lichee Tang Nano FPGA на ПЛИС GOWIN энергопотреблением, менеджеры управления
пример, видеокамер) и других БИС, может GW1N-LV1QN48C6/I5 серии LittleBee началь- питанием ПЛИС и микропроцессорного ядра
быть интегрировано микропроцессорное ного уровня (рис. 2). ПЛИС содержит один (power manager) и LDO-регулятор для пита-
ядро Arm Cortex-M3 и SAR-АЦП (для ПЛИС K LUT4, один PLL и четыре блока СОЗУ об- ния устройства от батареи (рис. 3). В процес-
GW1NS-2C) с поддержкой операционных щей емкостью 72 кбит, 96 кбит пользователь- сор ARC можно добавить дополнительные
систем реального времени (ОСРВ): ком- ской флэш-памяти в корпусе типа QFN48. инструкции, регистры и различные функ-
мерческая uCOSIII и бесплатная FreeRTOS. Отладочная плата имеет встроенную QSPI циональные расширения, например MMU
PSRAM на 64 Мбайт, интерфейс RGB LCD (устройство управления памятью), MAC (ум-
ножитель-аккумулятор), USB-хост, декодер
Витерби или пользовательские проприетар-
ные RTL-функции. ARC включает несколь-
ко серий процессоров, таких как АRC HS,
ARC EM, ARC SEM, ARC 700 и ARC 600,
и аудиопроцессоры ARC AS211 и AS221.
Процессорные ядра основаны на гибкой
и проверенной промышленным стандартом
архитектуре (ISA) с функциями, оптимизи-
рованными для широкого спектра встраива-
емых приложений. На рис. 4 показана кон-
цепция, как можно применять ПЛИС СнК
GW1NRF для управления видеокамерой.

Рис. 3. Архитектурное планирование ПЛИС СнК GW1NRF www.kite.ru
КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

86 компоненты ПЛИС

Рис. 4. Использование ПЛИС СнК GW1NRF для управления видеокамерой

Компания Guangdong Gowin Semiconductor СнК, и обеспечены полным циклом проек-
Corporation использует архитектуру бри-
танской компании Arm Holdings и про- тирования, включая программные средства
граммное обеспечение от американской
компании Synopsys в своем САПР Gowin синтеза в уникальный базис и отладочные
для RTL-синтеза в уникальный базис ПЛИС.
Синтезатор Synplify Pro от Synopsys использу- платы с богатой периферией. n
ется совместно с синтезатором Gowin Synthesis
собственной разработки. Стадии размещения Литература
и трассировки также обеспечены собственны-
ми программными инструментами (рис. 5). 1. Строгонов А., Кривчун М. Исследование трас- Рис. 5. Маршрут проектирования в САПР Gowin
сировочной способности архитектур индустри-
Заключение альных ПЛИС Xilinx с помощью программного 5. www.tangnano.sipeed.com/en/
инструмента RapidSmith2 // Компоненты и тех- 6. www.sipeed.com/
ПЛИС компании Guangdong Gowin нологии. 2019. № 5. 7. www.wiki.sipeed.com/en/
Semiconductor Corporation демонстрируют
развитую архитектуру, характерную для со- 2. www.gowinsemi.com/en
временных американских ПЛИС и ПЛИС 3. GOWIN. GW2A series of FPGA Products Data

Sheet DS102-1.8E. www.gowinsemi.com/en/
document/main/product/1/
4. www.gowinsemi.com/en/market/featured_
detail/8/

новости измерительная аппаратура

Keysight Technologies расширяет диапазон частот
до 44 ГГц приемника электромагнитных помех PXE

Компания Keysight Technologies, Inc. расширила частотный диапазон при- • Функции ускоренного сканирования во временной области обеспечивают
емника электромагнитных помех (ЭМП) N9048B PXE от 26,5 до 44 ГГц для соблюдение требований к контролю задержки, а также позволяют сокра-
обеспечения соответствия действующим и новым требованиям по электро- тить время сканирования и длительность испытания до нескольких секунд
магнитной совместимости, устанавливаемым различными регулирующими (вместо нескольких часов).
органами.
• Полная видимость сигнала, при которой функция сканирования в режиме
Компании автомобильной отрасли и мобильной связи (5G) стремятся мак- реального времени (СРРВ) обеспечивает захват и анализ сигнала без про-
симально задействовать высокие частоты, чтобы создать новые устройства, пусков при ширине полосы до 350 МГц, а также отображение частотного
требующие использования более широких областей спектра для скоростной диапазона, временной области и спектрограммы; благодаря наличию трех
передачи больших объемов данных. Перед выпуском на рынок высокочастот- ЭМС-детекторов пользователи получают больше возможностей для ис-
ные устройства должны пройти испытания на электромагнитную совмести- следования сигналов.
мость (ЭМС) и на соответствие регламентам коммерческого использования. www.keysight.com
Приемники ЭМП измеряют уровень нежелательных ВЧ-излучений испытуе-
мого прибора.

PXE от Keysight — приемник ЭМП и диагностический анализатор сигналов,
отвечающий требованиям стандартов и обеспечивающий точность, воспроиз-
водимость и надежность измерений для получения корректных результатов
испытаний. Приемник ЭМП PXE от Keysight теперь поддерживает диапазон
частот 2 Гц – 44 ГГц и обладает следующими преимуществами:
• Высокая чувствительность, позволяющая обнаруживать слабые сигналы

(близкие к уровню шума) в разных условиях измерений для определения
ЭМС, что позволяет клиенту идентифицировать излучение, вызванное его
устройством.
• Полное соответствие стандартам CISPR 16-1-1:2019 и MIL-STD-461G (2015)
гарантирует соответствие устройств новым мировым и региональным стан-
дартам.

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

телекоммуникации 87

Соединительные коробки
оптоволоконных линий
для высокоскоростной
передачи данных с учетом
перспективных потребностей

Франк КеЛьСКИ (Frank Kölske) Сплошная компьютеризация, «Интернет вещей», облачные вычисления —
[email protected] три термина, одна идея. Все три определения отображают возрастающую
важность технологии обработки информации и передачи данных. Новые
соединительные коробки, предлагаемые компанией Phoenix Contact,
гарантируют непрерывную и надежную передачу данных в режиме реаль-
ного времени через оптоволоконные линии связи.

Какие именно вещи могут присутствовать в «Интернете ве- Сегодня последняя часть пути передачи данных к конечному
щей»? И где находится облако данных? В принципе, данные устройству (так называемая последняя миля) все еще состоит глав-
не существуют в Интернете или в облаке. Данные присутству- ным образом из медных витых кабелей с двумя (витая пара) или
ют в физической памяти конечных устройств — например, в смарт- четырьмя («звездная» четверка) жилами. Таким образом, на стороне
фонах, персональных компьютерах и промышленных устройствах пассивной инфраструктуры имеются оптоволоконные устройства
автоматизации. Такие конечные устройства связываются между со- и соответствующие штекерные разъемы, такие как ST, SC и LC.
бой через локальные сети (LAN), широкополосные телекоммуника- В то же время на стороне активного потребителя или преобразовате-
ционные сети (MAN — региональная вычислительная сеть), обще- ля присутствуют медные проводники и штекерные разъемы, в част-
государственные сети (WAN — территориальная вычислительная ности M12 или RJ-45.
сеть) и, наконец, глобальные сети (GAN — глобальная вычисли-
тельная сеть). Если конечные устройства рассматривать как мозг Соединительные коробки являются точками перехода
«Интернета вещей», то среда передачи является его центральной нерв-
ной системой или спинным мозгом. Все потоки данных от конечных Точками перехода и распределения между этими частями сети яв-
устройств объединяются в линиях коммуникаций. Соответственно, ляются соединительные коробки, или соединительные распреде-
все тракты передачи данных должны обладать высокой пропускной лители. Оптоволоконные линии от ЦОД или центров управления,
способностью, устойчивостью к помехам, а также обеспечивать бес- которые часто проектируются как оптический кабель со свободной
перебойную работу сетей. укладкой волокон, входят в эти сетевые компоненты и разводятся
через разные оптоволоконные соединения к медиаконвертерам или
Оптоволоконные линии обладают непосредственно к приемникам сигнала в распределительном шкафу.
множеством преимуществ
Преимущество этих пассивных узлов, или концентраторов, очевид-
Оптическая передача данных через оптоволоконные линии свя- но. Если какое-либо устройство, например медиаконвертер, заменяется
зи (FO) позволяет достичь скоростей до 40 Гбит/с на расстоянии или добавляется на активной стороне, оператору системы не придется
в несколько километров, при этом отсутствует негативное влияние одновременно с ним менять все установленные кабели инфраструкту-
на смежные кабели и обеспечивается устойчивость к электромаг- ры. Многоволоконная магистральная линия сохраняется и продолжает
нитным помехам. В силу перечисленных преимуществ с начала 90-х обеспечивать помехоустойчивую передачу данных. Замене подлежат
годов прошлого века оптоволоконные линии связи служат основной только значительно более короткие и менее дорогостоящие соедини-
средой передачи в локальных сетях. Компактные кабели просто про- тельные кабели между распределительными и активными компонен-
тягивались через существующие каналы для кабелей питания или тами. Это обеспечивает неизменный уровень инвестиций в опорную
продувались через них при помощи сжатого воздуха, что обеспечива- сеть, то есть кабели, линии и распределители. Кроме того, ускоряется
ло экономию времени и предотвращало возможность повреждений. ввод в эксплуатацию новых активных устройств, поскольку соедини-
тельные кабели, которые необходимо заменить, находятся в распреде-
Произошедшее расширение широкополосных сетей и подключе- лительном шкафу и доступ к ним не затруднен.
ние к ним стремительно увеличивающегося числа коммуникацион-
ных устройств, например центров обработки данных, обусловило Компактные устройства для установки на DIn-рейку
приближение использования оптических линий конечными пользо-
вателями локальной сети. В частности, с начала 2000-х годов приме- В отличие от 19-дюймовых компонентов соединительные коробки
нение оптических многоволоконных кабелей с разъемами MPO или для монтажа на DIN-рейку не устанавливаются непосредственно в круп-
MTP в качестве входных и выходных магистральных линий центров ных ЦОДах, а монтируются в компактных периферийных распреде-
обработки данных де-факто стало стандартом. лительных шкафах, в диспетчерских или в офисах. Соответственно,

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

88 телекоммуникации

аб

Рис. 1. Подготовленные к сращиванию соединительные выводы упрощают процесс Рис. 2. Соединительные коробки предлагаются с шестью фронтальными
подключения и монтажа соединительной коробки соединителями типа: а) ST duplex, SC duplex, LSH duplex; б) LC quad

такие устройства должны иметь компактные Унифицированная конструкция Фронтальные панели всех устройств этой се-
размеры, позволяющие непосредственно рии имеют унифицированную конструкцию,
монтировать их рядом с другими устройства- Для различных систем или устройств, благодаря чему при большом количестве кон-
ми на DIN-рейке. Новые соединительные ко- подключенных на активной стороне, пред- фигураций устройства четко различимы функ-
робки типа FDX 20, предлагаемые компанией лагаются соединительные коробки в версиях ция и назначение для устройства активной
Phoenix Contact, имеют размеры всего лишь с фронтальными соединителями 6 LC quad, стороны. Преимущество для проектировщика
4013011 мм, но при этом внутри находится 6 LC duplex, 6 SC duplex, 6 ST duplex, 6 LSH и пользователей заключается в улучшенном
лоток с достаточными габаритами для оптиче- duplex и 12 LSH duplex. Благодаря стандар- обзоре и интуитивно понятном управлении.
ских монтажных выводов. тизированным схемам штекерных разъемов Поставщики комплектных распределительных
для волокна категорий OM1–OM4, а также шкафов могут группировать блоки по функ-
В этом лотке находятся оптоволоконные OS2, эти соединительные коробки обеспечи- ционалу или производителю, что свидетель-
кабели, подведенные к фронтальным со- вают высокую гибкость и надежность инве- ствует о высоком качестве изделия и надежно-
единителям, где отдельные волокна из ка- стиций в активную сторону (рис. 2). сти его компонентов (рис. 3).
беля со свободной укладкой термически
сращиваются с разъемами. Поскольку сра- Рис. 3. Соединительные коробки серии FDX 20 характеризуются компактной унифицированной
щивание является критическим этапом про- конструкцией устройства и наличием большого лотка для сращивания
цесса, во время которого при ненадлежащем
обращении стекловолокно может быть за-
грязнено, повреждено или соединено неточ-
но, необходим лоток с легким доступом.
В то же время минимально допустимые ра-
диусы изгиба для стекловолокна накладыва-
ют жесткие ограничения на размеры такого
устройства. Этот компромисс между ком-
пактностью и работоспособностью означает,
что в соединительных коробках должна быть
обеспечена возможность их простого под-
ключения и эксплуатации (рис. 1).

В устройствах серии FDX 20 выводы оп-
тических линий соответствующего размера
уже подготовлены для термического сращи-
вания, то есть они уже присоединены к тре-
буемым фронтальным соединителям, благо-
даря чему нужно лишь соединить открытые
концы волокон с соответствующими лини-
ями кабеля со свободной укладкой волокон.
Это позволяет минимизировать количество
вероятных ошибок и сократить время ввода
в эксплуатацию в полевых условиях.

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

телекоммуникации 89

Заключение коробки являются чисто пассивными ком- важными характеристиками, которые обе-
понентами, они обеспечивают защиту ин- спечивают надежную и эффективную работу
Соединительные коробки для монтажа вестиций в существующие оптоволоконные в составе распределительных шкафов. Новые
на DIN-рейку — ключевые элементы сопря- кабельные сети и упрощают замену активных соединительные коробки Phoenix Contact се-
жения между оптоволоконной магистральной компонентов. Лотки для сращивания, ком- рии FDX 20 объединяют все эти свойства
сетью и медными линиями для передачи дан- пактный радиус изгиба, а также удобные фрон- и благодаря унифицированной конструкции
ных в распределительных шкафах и перифе- тальные соединители для штекеров с опре- оптимально интегрируются в функциональ-
рийной сети. Поскольку эти соединительные деленной схемой разводки представляются ные устройства различных конфигураций. n

новости радиационно стойкие

Радиационно стойкие Ethernet-приемопередатчик и встраиваемый МК
для космических приложений от Microchip

Компания Microchip Technology Inc. анонсирует первый в отрасли Ethernet- ными нагрузками, взаимодействие между удаленными терминалами, сети
приемопередатчик для космических приложений — радиационно стойкое на космических кораблях и модули на космических станциях.
устройство на основе готового к использованию решения (COTS), которое ши-
роко применяется в других системах, обеспечивая надежную работу в ракетно- Приемопередатчик VSC8541RT — однопортовое устройство стандар-
космических комплексах, спутниковых группировках и космических станциях. та Gigabit Ethernet copper PHY с интерфейсами GMII, RGMII, MII и RMII.
Радиационная стойкость изделия проверена, и соответствующие результа-
Компания Microchip выпустила опытные образцы нового радиационно ты задокументированы в подробном отчете. Приемопередатчик VSC8541RT
стойкого Ethernet-приемопередатчика VSC8541RT, а ее радиационно стойкий защищен от защелкивания до уровня 78 МэВ; суммарная доза ионизирую-
микроконтроллер SAM3X8ERT, являющийся самым новым процессором Arm щего излучения (TID), установленная по результатам испытаний, составляет
Cortex-M3 и встраиваемым Ethernet-контроллером, прошел завершающий 100 крад. Приемопередатчики VSC8540RT с тем же радиационно стойким
этап сертификации. Эти устройства по отдельности или в комбинации с дру- кристаллом в таких же пластиковых или керамических корпусах, обеспечи-
гими радиационно стойкими приборами предназначены для космических вающие ограниченную скорость передачи данных 100 Мбит/с, выпускаются
приложений. для приложений с иными требованиями к производительности и стоимости.

Оба устройства в пластиковых и керамических корпусах готовы к эксплуа- Производительность радиационно стойкого МК SAM3X8ERT, реализован-
тации при повышенной радиации и в качестве высоконадежных компонентов. ного в виде СнК на базе широко распространенного ядра Arm Cortex-M3,
У них одинаковое расположение выводов, что позволяет начать проектирова- составляет 100 DMIPS для промышленных приложений. Высокая степень ин-
ние с COTS-устройств до перехода на компоненты для космических приложе- теграции МК SAM3X8ERT способствует применению более современных тех-
ний. В результате существенно сокращается стоимость и время разработки. нологий в космической технике. Этот микроконтроллер оснащен 512-кбайт
флэш-памятью с двойным банком данных, 100-кбайт SRAM, а также АЦП,
Эти новейшие устройства пополняют широкий ассортимент радиационно ЦАП и сдвоенным CAN-контроллером помимо Ethernet-функции.
стойкой микроэлектроники от Microchip, поддерживающей Ethernet-связь
со спутниковыми платформами, управление датчиковыми шинами и полез- www.microchip.com

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

90 автоматизация

Новая линейка
контроллеров «йоТик 32»

на базе микроконтроллера ESP-32

Павел СеРГееВ Сегодня одними из самых популярных контроллеров в сфере образования,
[email protected] прототипирования и робототехники являются контроллеры линейки Arduino
и Wemos. Их основные преимущества — доступная цена и популярность.
Ростислав ВАРЗАР Однако у них есть и недостатки: низкая надежность, плохая повторяемость
[email protected] характеристик, не всегда удобно реализованное подключение к Wi-Fi. Эти
недочеты были устранены в ходе разработки нового контроллера «йоТик 32».

Первоначально компания «МГБОТ» занималась создани- ских защит (от короткого замыкания, от перенапряжения, от непра-
ем образовательных наборов для изучения компетенции вильной полярности), а это важно, поскольку ученики часто делают
«Интернет вещей» (IoT) с использованием контроллеров ошибки. Китайские платы не обеспечивают нужного количества защит.
Arduino и плат на основе контроллера ESP8266. В процессе производ-
ства наборов мы выявили различные недостатки этих контроллеров В-четвертых, у многих контроллеров с Wi-Fi отсутствовали порты
и решили разработать собственную линейку на основе набирающего для работы с 5-В уровнями сигналов (подавляющее большинство
популярность микроконтроллера ESP-32. Основные причины созда- плат имеют порты с входным и выходным напряжением 3,3 В, чего
ния собственного контроллера приведены ниже. недостаточно для работы с некоторыми внешними модулями, а так-
же это может привести к выходу из строя самого микроконтроллера
Во-первых, в ранее использованных платах Arduino имелась пло- при подключении датчика с выходным напряжением до 5 В).
хая повторяемость параметров, поскольку клонов Arduino огромное
множество. Сейчас «ардуинки» делают все, и у каждого производите- В ходе разработок было принято решение создать базовую и расши-
ля получается своя плата с отличающимися характеристиками и осо- ренную версию контроллера (А и В). Расширенная версия включает:
бенностями, хотя все берут за основу одну электрическую схему, на- • возможность подключения SD-карт;
ходящуюся в открытом доступе. Из-за неоднородности параметров • наличие ИК-приемника;
«ардуинок» при продаже наборов было затруднительно оказывать • наличие дополнительной микросхемы и кнопки управления пи-
техническую поддержку и написание образовательных методик.
танием.
Во-вторых, необходимость создания своего контроллера для IoT Решение обусловлено тем, что не для всех задач нужны выше-
и отсутствие на рынке контроллера, полностью соответствующе- указанные функции, а отсутствие этих опций позволит существенно
го критериям «Интернета вещей». Нужный для подключения уменьшить стоимость контроллера. В ходе разработок было сделано
к Интернету модуль Wi-Fi чаще всего присоединялся специальной пять итераций, то есть пять раз изготавливали образец и дорабаты-
платой расширения к плате Arduino, что не всегда удобно. вали его, прежде чем выпустить изделие в продажу. В ходе каждой
итерации плата контроллера прошла 67 тестов.
В-третьих, контроллер с Wi-Fi-модулем не соответствовал требова- Контроллеры «ЙоТик» 32A и 32B предназначены для развития
ниям преподавателей — например, не было необходимых электриче- у пользователя знаний и компетенций «Интернета вещей» и автома-
тизации различных процессов.
Рис. 1. Внешний вид контроллера «ЙоТик 32B» В основном контроллеры находят применение в образовательной
среде, для прототипирования различных устройств на базе микро-
контроллеров, для построения роботизированных систем. Платы
разработаны и производятся в России компанией ООО «МГБОТ»
(Санкт-Петербург).
Рассмотрим подробнее линейку контроллеров на примере платы
«ЙоТик 32B». Плата создана на основе модуля ESP32-WROOM-32
компании Espressif. Внешний вид контроллера представлен на рис. 1.
Для программирования используется привычная среда Arduino IDE
или отечественная графическая среда TRIKstudio. Следует сразу отме-
тить, что по своим возможностям контроллеры «ЙоТик 32» значитель-
но превосходят известную плату Arduino Uno. Основные технические
параметры контроллера «ЙоТик 32B» в сравнении с контроллером
Arduino Uno и контроллером Wemos D1 представлены в таблице.
Плата контроллера «ЙоТик 32B» выполнена в форм-факторе кон-
троллеров Arduino Uno с сохранением расположения всех крепежных
отверстий и разъемов.
Контроллер «ЙоТик 32B» предназначен для измерения различных
электрических параметров и параметров окружающей среды, управ-
ления различными устройствами и механизмами, осуществления

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

автоматизация 91

связи с другими устройствами и глобальной Таблица. Сравнение характеристик контроллеров «ЙоТик 32B» V2.0, Arduino Uno R3 и Wemos D1 R1/R2
сетью Интернет с помощью подключаемых
внешних датчиков, модулей и исполнитель- Название параметра Контроллер Контроллер Контроллер
ных устройств. Алгоритм работы «ЙоТик Arduino Uno R3 Wemos D1 R1/R2 «йоТик 32B» V2.0
32B» определяется программой во внутрен-
ней памяти микроконтроллерного модуля. Применяемый микроконтроллер (модуль) ATmega328P ESP8266EX (ESP-12E) ESP32 (ESP32-WROOM-32)
Разрядность CPU 8 бит 32 бит 32 бит
Одной из основных особенностей контрол- Количество ядер CPU 1 1 2
лера ESP32 является то, что выводы интер- Тактовая частота, МГц 16 80–160 80–240
фейсов I2C, I2S, SPI, UART и ШИМ можно про- Встроенная память ROM, кбайт – – 448
граммно подключить к любому GPIO-порту, Встроенная память RAM, кбайт 2 160 520
то есть нет четкой привязки к конкретному Встроенная память RAM
физическому выводу на корпусе модуля. в часах реального времени RTCFAST, кбайт – – 8
Встроенная память RAM
Особое внимание следует уделить наличию в часах реального времени RTCSLOW, кбайт – –8
в модуле ESP32 сопроцессора ULP с ультра- Однократно программируемая память eFuse, кбайт
низким потреблением энергии, который мо- Энергонезависимая память Flash 0,003 –1
жет работать, пока все остальные ядра и пе- 32 кбайт
риферийные модули находятся в глубоком Энергонезависимая память EEPROM 4 Мбайт 4 Мбайт
спящем режиме. При этом ULP-сопроцессор 1 кбайт
имеет доступ к памяти часов реального вре- Дополнительный сопроцессор – Вместо нее используется
мени RTC, портам ввода/вывода и АЦП. Беспроводной интерфейс Wi-Fi – энергонезависимая память 4 Мбайт
Максимальная скорость передачи данных, Мбит/с –
В модуль ESP32-WROOM-32 также встро- Рабочий диапазон частот Wi-Fi, ГГц – – Есть, ULP (ultra low power co-processor)
ен датчик Холла, предназначенный для об- Беспроводной интерфейс Bluetooth –
наружения магнитного поля и внутри напря- Максимальная скорость передачи данных – Есть, 802.11 b/g/n Есть, 802.11 b/g/n
мую подключенный к АЦП. Поддержка аудиокодеков –
Встроенный датчик температуры – 72,2 150
Известны похожие технические реше- Встроенный датчик Холла Есть
ния на базе микроконтроллерного модуля Количество выведенных портов ввода/вывода – 2,4–2,5 2,4–2,5
ESP32-WROOM-32, например платы-кон- Аналого-цифровой преобразователь 14 + 6 с АЦП
тролеры ESP32-DevKitC, XinaBoxCW02, Разрядность АЦП Есть, SAR – Есть, v4.2 BR/EDR и BLE
WEMOS LOLIN32, Dongsen Tech Pocket 32, Количество выведенных входов АЦП 10 бит
Node32s, а также платы с микроконтроллером Цифро-аналоговый преобразователь 6 – 4 Мбит/с
ESP-32, типа Noduino Quantum, выполнен- Разрядность ЦАП –
ные в форм-факторе контроллеров Arduino. Количество выведенных выходов ЦАП – – Есть, CVSD, SBC
Эти технические решения очень похожи друг –
на друга и обладают рядом недостатков. Далее Интерфейс UART Есть Есть
рассмотрим преимущества контроллера Есть, 1 шт.
«ЙоТик 32B» по сравнению с перечисленны- Интерфейс I2C – Есть
ми выше техническими решениями. Есть, 1 шт.
Интерфейс SPI 11 14 + 4 с АЦП + 2 только АЦП
Плату можно запитать от USB-порта Есть, 1 шт.
со стандартным напряжением 5 В через стан- Интерфейс I2S Есть, SAR Есть, SAR
дартный принтерный разъем USB (тип B), Нет
как и большинство Arduino-подобных кон- ШИМ-контроллер 10 бит 12 бит
троллеров. Сигнальные выводы USB-порта Есть, 6 портов
защищены ESD-диодами. Через этот же порт Возможность подключения карты памяти Нет, только 16
осуществляется загрузка программы в кон-
троллер через микросхему USB-UART типа Инфракрасный приемник сигналов внешним адаптером – Есть
CP2102x. Питание от USB –
Тип разъема USB – 8 бит
Драйверы доступны для любой операци- Питание от внешнего источника Есть, 5 В
онной системы на сайте компании Silabs. Type B –2
Защита от короткого замыкания осущест- Возможность включить/выключить питание Есть, 6–20 В
вляется самовосстанавливающимся предо- Есть, 2 шт. Есть, 3 шт. (на плате обозначено 2,
хранителем на 500 мА, которая часто отсут- Максимальный потребляемый ток от USB – (доступен только 1) могут использоваться любые порты)
ствует в других технических решениях. Максимальный ток нагрузки
преобразователя напряжения 5 В Нет данных Есть, программный, Есть, 2 шт. (на плате обозначен 1,
Также запитать плату можно от источ- при питании от внешнего источника, А могут использоваться могут использоваться любые порты)
ника постоянного напряжения 8–30 В че- Максимальный ток нагрузки 1
рез распространенный круглый разъем преобразователя напряжения 3,3 В, А любые порты
типа DC2.1 (такой штекер есть у большин- Защита от неправильной полярности 0,15
ства блоков питания). На плате установлен при питании от внешнего источника Есть, 2 шт. Есть, 4 шт. (на плате обозначен 1,
DC/DC-преобразователь с выходным на- Защита от короткого замыкания Есть (доступен только 1) могут использоваться любые порты)
пряжением 5 В и максимальным током на- Диапазон рабочих температур
грузки 5 А, что позволяет напрямую питать Размеры платы контроллера, мм Есть, но не работает Есть, 1 шт. Есть, 2 шт. (на плате не обозначены,
от платы «ЙоТик 32B» сервомоторы с ШИМ- Диаметр крепежных отверстий, мм Нет данных могут использоваться любые порты)
управлением типа SG90, MG995 и аналогич- 68,6×53,3
ные, а также управлять любой другой на- 3,2 Есть, 4 порта Есть
грузкой с большим током потребления (для (могут использоваться любые порты)
сравнения: в других технических решениях
такой преобразователь отсутствует или име- Нет, только Есть, MicroSD-разъем, 4-бит режим,
внешним адаптером до 32 Гбайт

– Есть, 38 кГц

Есть, 5 В Есть, 5 В

Micro USB Type B

Есть, 9–24 В Есть, 8–30 В

Есть, с помощью кнопки
можно включить/выключить
– внешний источник питания 8–30 В,

на питание от USB не влияет

Нет данных 1А

Нет данных 5

0,5 1

Есть Есть

Нет данных Есть
Нет данных –40…+85 °C
68,6×53,4 68,6×53,3×15,8

3,2 3,2

ет более узкий диапазон входных напряже- тором с ультранизким падением напряже-
ний и низкую токовую нагрузку до 2–3 А). ния — всего 0,5 В при максимальном токе
нагрузки в 1 А (в аналогичных технических
Защита от короткого замыкания осу- решениях устанавливается стабилизатор с бо-
ществляется тремя способами: самовосста- лее высоким падением напряжения на выходе
навливающимся предохранителем на 5 А, и низкой токовой нагрузкой, что приводит
DC/DC-преобразователем и дополнительной к самопроизвольному сбросу микроконтрол-
микросхемой управления питанием, кото- лера ESP32 при использовании плохого USB-
рая будет рассмотрена ниже (такое количе- кабеля или внешнего источника питания).
ство защит от короткого замыкания более
не представлено ни в одном техническом В плате «ЙоТик 32B» реализована функ-
решении). Также предусмотрена диодная за- ция управления питанием 8–30 В с помощью
щита от неправильной полярности питаю- специальной микросхемы с управлением
щего напряжения. от кнопки. Однократное нажатие кнопки
включает или выключает подачу питания
Для модуля ESP32-WROOM-32 питание 8–30 В на плату. Также специальный вход
3,3 В осуществляется линейным стабилиза-

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

92 автоматизация

На входах АЦП также установлены про-

стые делители напряжения на резисторах,

которые можно отключить перемычкой, что

позволяет использовать эти порты как АЦП-

входы с напряжением 0–5, 0–3,3 В и как циф-

ровые порты только с 3,3-В логикой.

На плате «ЙоТик 32B» также установлен

приемник ИК-сигналов частотой 38 кГц,

который подходит для приема сигналов

с большинства пультов управления. Это по-

зволяет применять «ЙоТик 32B», например,

в образовательных робототехнических про-

ектах для создания простых роботов, управ-

ляемых с ИК-пульта.

Кроме всего прочего, на плате «ЙоТик 32B»

установлено четыре светодиода — три светоди-

ода для индикации питания 3,3, 5 В и внешнего

питания 8–30 В и один для пользовательских

функций. Имеется три тактовые кнопки —

одна, как указывалось выше, для управления

микросхемой питания и две стандартные для

сброса и ввода в режим программирования

контроллера ESP32 (порты EN и GPIO0).

Обозначение и функциональное назначе-

ние выводов платы «ЙоТик 32B» представле-

Рис. 2. Обозначение и функциональное назначение выводов платы «ЙоТик 32B» но на рис. 2. Обозначение основных компо-
нентов и разъемов — на рис. 3.

Программирование контроллера осущест-

микросхемы отключения питания соединен и внешними устройствами, питающими- вляется с помощью ESP-IDF (Espressif IoT

с делителем напряжения, на который подается ся от напряжения 5 В (как в контроллерах Development Framework) — набора средств сре-

напряжение после DC/DC-преобразователя. Arduino). Особенность платы «ЙоТик 32B» ды разработки от компании Espressif, которая

При падении напряжения питания на линии в том, что на цифровых портах ввода/выво- содержит утилиты для компиляции, настройки

5 В ниже 2,5 В микросхема снимает управляю- да установлены преобразователи уровней и программирования контроллера ESP32.

щий сигнал с входного MOSFET-транзистора сигналов 3,3 ↔ 5 В на полевых транзисторах Но самый простой путь начать разработ-

и плата отключается. Это своего рода тоже с подтягивающими резисторами, что позво- ку приложений под контроллер ESP32 —

быстродействующая защита от короткого за- ляет подключать к плате устройства, работа- это программное обеспечение Arduino IDE.

мыкания или перегрузки по току. ющие с 5-В цифровыми уровнями сигналов Многие специалисты считают, что эта сре-

Все эти функции были добавлены в пла- (у подавляющего большинства конкурентов да разработки слишком проста, но на самом

ту «ЙоТик 32B» для того, чтобы, например, с модулями ESP32-WROOM-32 это не реа- деле Arduino IDE обеспечивает полный до-

можно было установить ее в какое-нибудь лизовано). ступ ко всем возможностям ESP-IDF, под-

устройство, где есть сложности с быстрым

оперативным отключением питания или за-

меной аккумулятора без добавления каких-

либо выключателей или тумблеров.

На плате «ЙоТик 32B» установлен разъем

для подключения SD-карты памяти формата

MicroSD. Были протестированы карты памя-

ти с размером до 32 Гбайт включительно, под-

держиваются карты памяти следующих фор-

матов: SD mem 3.0 и 3.01, MMC Version 4.41,

eMMC Version 4.5 и Version 4.51. Основной

особенностью платы «ЙоТик 32B» является а

то, что карта памяти подключается по ин-

терфейсу SD/SDIO/MMC 4.41 и работает

в 4-битном режиме, а порты SPI остаются

свободными для других функций (интерес-

но то, что и к SPI тоже можно подключить

внешний модуль для второй карты памяти).

Как и большинство современных микро-

контроллеров, модуль ESP32-WROOM-32

питается от напряжения с типовым значе-

нием 3,3 В. Согласно техническим данным, б
на ESP32-WROOM-32 входное напряжение

на портах ввода/вывода не должно превы-

шать VDD +0,3 В, то есть не более 3,6 В, что Рис. 3. Обозначение основных компонентов и разъемов на плате ЙоТик 32B: а) вид сверху; б) вид снизу
создает сложности при работе с датчиками

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

автоматизация 93

ключение всех программных библиотек ESP-IDF и даже написание поскольку есть предположение, что благодаря высокой надежности
ассемблерного кода для ULP-сопроцессора.
«ЙоТик» может найти и промышленное применение. n
Также Arduino IDE — это мультиплатформенная среда разработки,
которая поддерживается разработчиками во всем мире, поэтому по- Литература
давляющее большинство программных библиотек для различных
датчиков и устройств, написанные под контроллеры Arduino на базе 1. Описание и техническая документация на контроллер «ЙоТик 32A».
AVR-микроконтроллеров, без проблем и какой-либо переработки www.iotik.ru/iotik32a/
программного кода компилируются и функционируют в ESP-32.
2. Описание и техническая документация на контроллер «ЙоТик 32B».
Стоимость изделия соизмерима со стоимостью оригинальных кон- www.iotik.ru/iotik32b/
троллеров Arduino, но за схожие деньги клиент получает значительно
больше возможностей от плат «ЙоТик 32». Сейчас наша команда 3. Страница компании Espressif по микроконтроллерам ESP-32.
расширяет выпуск контроллеров, а с увеличением объемов произ- www.espressif.com/en/products/hardware/esp32/overview
водства есть и потенциал снижения цены.
4. Документация по программным средствам ESP-IDF компании Espressif.
По результатам разработки контроллера было получено три патен- www.docs.espressif.com/projects/esp-idf/en/latest/
та на полезную модель. Несмотря на то, что образовательный рынок
не требователен к серьезным климатическим условиям, нами были 5. Инструкция по добавлению плат на базе ESP-32 в среду Arduino IDE.
проведены испытания в своей климатической камере. Тестирование www.github.com/espressif/arduino-esp32#installation-instructions
проводилось при температуре –45…+85 °C, испытания прошли
успешно, а в дальнейшем планируется расширить их количество, 6. Среда разработки Arduino IDE. www.arduino.cc/en/main/software
7. Драйвер USB для микросхем CP210x, применяемых в контроллерах

«ЙоТик 32». www.silabs.com/products/development-tools/software/
usb-to-uart-bridge-vcp-drivers

Реклама

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

94 проектирование

Управляемый джиттер
в цифровых системах
и экспериментальная оценка
эффективности его использования
для снижения помехоэмиссии

Николай ЛеМеШКО, В статье рассматривается вопрос применения управляемого джиттера
д. т. н. для снижения помехоэмиссии, формируемой цифровыми устройствами.
Показано, что при использовании управления частотой по гармоническому
[email protected] закону в соответствии с принципами частотной модуляции каждая гармони-
Павел СТРУНИН ка периодического, например тактового, цифрового сигнала расщепляется
на ряд других с меньшей амплитудой. Выполнены расчетные оценки эффек-
[email protected] тивности такого способа снижения помехоэмиссии. С помощью средств
измерений компании Rohde & Schwarz проведены измерения, подтвердив-
шие эффективность управляемого джиттера для снижения помехоэмиссии
цепей, в которых передаются периодические цифровые сигналы.

Введение Ограничение помехоэмиссии технических Предпосылки использования
средств (ТС) является обязательным в со- управляемого джиттера
Использование импульсных сигналов для ставе мероприятий, направленных на обе- для снижения помехоэмиссии
передачи информации, предложенное еще спечение электромагнитной совместимости
на заре развития радиоэлектроники, имеет бес- (ЭМС). Среди всех прочих методов ее дости- В ЦУ в общем случае применяются сиг-
спорные преимущества. Они позволяют четко жения — экранирования, выбора рациональ- налы в форме произвольных битовых по-
формализовать передаваемую информацию ной структуры и топологии печатных узлов следовательностей. Такие сигналы име-
и обеспечивают высокую помехоустойчивость. и т. д. — модификация используемых сигна- ют сплошной спектр, поскольку являются
Привычные для радиоинженеров цифровые лов считается самым молодым направлением непериодическими. Построение теории для
сигналы, формируемые на основе двоичной и потому требует отдельного развития и, ко- управляемого джиттера (УД) целесообразно
системы исчисления, являются частным их нечно же, освещения в публикациях. выполнять вначале для периодических сиг-
случаем. Применение цифровых сигналов, налов, а затем обобщить на произвольные
а также развитые на сегодня способы проекти- Известно, что цифровые сигналы характе- цифровые последовательности.
рования вполне оправдывают [1] себя, позво- ризуются джиттером [1], то есть дрожанием
ляя создавать весьма совершенные устройства фронтов и спадов за счет непостоянства би- Пусть последовательность нулей и единиц
с широкой функциональностью. тового интервала. Причины джиттера весьма имеет номинальную частоту f0 и вначале ха-
подробно рассмотрены в [3], и обычно к ним рактеризуется отсутствием джиттера любой
Вместе с тем цифровым устройствам свой- относят вариации напряжения электропита- природы. ЦУ может работать в некотором
ственна широкополосная помехоэмиссия, ния, разницу накопленного заряда в линиях интервале значений f0, чьи возможные гра-
полоса которой определяется битовой скоро- передачи, процессы, предшествовавшие те- ницы определяются потребностью в том или
стью передаваемых сигналов и характеризу- кущей передаче битов, и другое. В ЦУ джит- ином соотнесении работы ЦУ с физическим
ется непрерывным спектром, если битовый тер становится вредным явлением, и пото- временем, а верхняя граница, кроме того,
поток имеет случайный характер. Во мно- му его стремятся уменьшить различными зависит от применяемой элементной базы.
гих случаях помехоэмиссия, формируемая способами, например используя тактовые Любое привнесение в передачу периодиче-
цифровыми устройствами (ЦУ), определяет генераторы с улучшенными показателями ского сигнала оказывает воздействие на ра-
электромагнитную обстановку в части ши- стабильности либо повышая напряжение боту ЦУ, и потому оно должно быть по воз-
рокополосных помех в месте их эксплуата- электропитания с переходом на соответству- можности минимальным, не влияющим
ции [2]. Для некоторых сигналов, в частности ющую компонентную базу. на выходные параметры устройства и неза-
тактовых, демонстрирующих определенную метным для пользователя. Следовательно,
периодичность, в спектре излучений будут Вместе с тем наличие джиттера может быть введение УД не должно существенно из-
присутствовать явно выраженные гармоники, использовано для снижения уровня помехо- менять величину f0, после чего значение
которые легко обнаружить, например исполь- эмиссии за счет перераспределения энергии частоты будет находиться в некотором
зуя пробники ближнего поля и анализаторы помех по частоте, если джиттер будет иметь симметричном относительно f0 интервале
спектра либо осциллографы с функцией бы- управляемый характер. Это положение требу- [f0–kf0; f0+kf0], где k << 1. В реальных ЦУ всег-
строго преобразования Фурье. ет качественного и количественного обосно- да заложен запас на джиттер, который может
вания, а также экспериментальной проверки.

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

проектирование 95

быть использован и для рассматриваемого (2) приемника может быть описан комплексной
варьирования частоты. передаточной функцией Ψ(f) — ее можно
где jn — некоторый начальный фазовый угол, считать постоянной в некоторой окрестно-
Известно, что при неизменной частоте по- который для дальнейшего анализа положим сти произвольной частоты f. Следовательно,
следовательность импульсов с амплитудой A равным нулю. Значение m = nkf0/Ω в теории гармоникам каждого разложения в ряд (4)
и длительностью τu = T0/2, где T0 = 1/f0, может радиосигналов принято называть индексом можно сопоставить значения передаточ-
быть разложена в периодический ряд Фурье. однотональной угловой модуляции. Таким ной функции Ψ(nf0). При этом ее вид за-
Если такая последовательность представляет образом, при наличии медленного качания висит от конструкции цифрового устрой-
собой четную функцию, то коэффициенты частоты гармоническая составляющая с номе- ства и свойств измерительной установки.
разложения составят: ром n трансформируется в сигнал вида: Поскольку анализ эффективности приме-
нения управляемого джиттера проводит-
(1) un(t) = ancos(2πnf0t+msin(2πΩt)). (3) ся в узкой полосе частот вблизи частот nf0,
то правомерно принять Ψ(nf0) = 1, что и бу-
при постоянной составляющей a0 = A/2. Известно [4], что сигнал, задаваемый урав- дет использоваться далее.
Спектр будет иметь линейчатый характер нением (3), представляется в виде разложе-
с гармониками на частотах nf0. ния на гармоники в окрестности частоты nf0 Стандарты [7, 8] предписывают использо-
на основе разложения в следующий ряд: вать измерительные приемники и анализа-
Будем считать, что частота f является функ- торы спектра с заданным видом частотной
цией времени, причем f(t) = f0+kf0G(t). Для (4) селективности. В классическом случае она
функции G(t) следует потребовать выполне- обеспечивается двухкаскадным резонансным
ния условия |G(t)| ≤ 1, кроме того, она допол- где Ji(m) — функция Бесселя первого рода фильтром с индуктивной связью. В [9] пока-
нительно должна иметь следующие свойства: i-го порядка. зано, что его амплитудно-частотная характе-
• быть однозначно определенной для любо- ристика при идентичности элементов конту-
Уравнение (4) определяет гармонический ра описывается уравнением:
го момента времени, являться интегрируе- состав спектра последовательности импуль-
мой и дифференцируемой; сов с УД. Оно имеет важное следствие, кото- (5)
• не иметь разрывов, поскольку скачко- рое заключается в том, что при медленном
образное изменение битовых интервалов моногармоническом изменении частоты где α = 2Q(f–f H)/f H — относительная рас-
в ЦУ приводит к сбоям в работе систем следования прямоугольных импульсов каж- стройка на частоте f, причем fН — частота на-
синхронизации и автоматического вос- дая спектральная составляющая будет пре- стройки фильтра; kC — коэффициент связи
становления тактовой частоты; терпевать расщепление на бесконечное ко- между контурами, при этом kC = QM/L, где
• быть периодической, иначе управление личество спектральных линий с частотами M — взаимная индукция, L — значение ин-
джиттером завершится после достижения nf0+iΩ. Таким образом, энергия гармоник дуктивности в каждой из двух ветвей контура,
крайней границы интервала качания час- на частотах nf0 оказывается распределенной n — количество одинаковых каскадов в конту-
тоты; в некоторой полосе частот, за счет чего на- ре. Обычно принимается [9], что kC = 1, n = 2.
• иметь практически постоянную частоту Ω блюдается снижение уровня помехоэмиссии,
в пределах периода сигнала, то есть должно регистрируемого при измерениях. Но для Ширина полосы пропускания фильтров,
выполняться неравенство Ω << f0. этого должны быть выполнены другие ус- используемых при измерениях по электро-
Для того чтобы работа ЦУ правильно со- ловия, вытекающие из установленного стан- магнитной совместимости, определяется
относилась с внешним физическим време- дартами порядка их проведения. по уровню –6 дБ, чему, как следует из (5), соот-
нем, нужно дополнительно потребовать со- ветствует относительная расстройка α–6 = √2.
блюдения равенства Особенности измерений Полосы частот по уровню –6 и –3 дБ, которые
помехоэмиссии с использованием обозначим Δf–6 и Δf, связаны соотношением
где t′ — произвольный момент времени ра- измерительных приемников Δf–6 = α–6Δf. С учетом этого выражение (5)
боты ЦУ, τ = 1/Ω — период функции G(t). и анализаторов спектра приобретает простой вид g(α) = 4/(4+α4), а от-
носительная расстройка может быть рассчи-
Будем считать, что G(t ) = cos(2πΩt), Порядок измерений эмиссии излучаемых тана вне категорий, связанных с номиналами
обоснование такого выбора приведено да- радиопомех на открытой измерительной элементов контуров, по формуле:
лее. Медленное изменение частоты f(t) = площадке либо в ТЕМ-камерах подробно
= f0+kf0cos(2πΩt) приведет к тому, что каждая проанализирован в литературе [5, 6] и уста- (6)
гармоническая составляющая спектра на ча- новлен стандартами [7, 8], поэтому далее
стоте nf0 окажется модулированной по часто- остановимся лишь на тех их аспектах, кото- Для измерений в области ЭМС используют
те. Для гармоники с номером n интервал из- рые позволяют оценить эффект от исполь- фильтры с Δf–6 = 0,2; 9; 120 кГц для диапазо-
менения частоты составит [nf0(1–k); nf0(1+k)]. зования управляемого джиттера. Излучения, нов частот 9–150 кГц, 0,15–30 и 30–1000 МГц.
Таким образом, каждая из них оказывается формируемые цифровыми устройствами, На качественном уровне очевидно, что если
эквивалентна сигналу с однотональной ча- переносятся к точке наблюдения, где разме- в полосу пропускания фильтра попадает
стотной модуляцией [4]. Энергия каждой щена измерительная антенна. Если приме- две и более спектральные составляющие,
модулированной гармоники сконцентриро- няется открытая измерительная площадка, то на выходе фильтра уровень сигнала будет
вана вблизи частоты nf0. Амплитуда каждой то вариацией высоты и углового положения более высоким, чем для одной из них. Введем
немодулированной несущей рассчитывается достигается максимизация показателей по- характеристику охвата смежных спектраль-
по формуле (1). мехоэмиссии. В этих процессах важно то, что ных составляющих фильтром γ = Ω/Δf–6.
процесс трансформации помехонесущих то- Тогда уравнение (6) преобразуется к виду:
Циклическая частота для гармоники с но- ков в напряжение на входе измерительного
мером n составит ω(t) = 2πn(f0+kf0cos(2πΩt)), (7)
откуда зависимость фазы от времени имеет
вид:

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

96 проектирование

Рис. 1. Графики функций UВЫХ(l, m, γ), построенные для m = 10 и γ = 0,2; 0,5; 2. Гармонические составляющие отображены маркированными отрезками

где параметр l характеризует отстройку в значениях Ω и математи- ники с номерами от –2m до 2m, но для моделирования этот интервал
чески аналогичен значению i в уравнении (4), но может принимать целесообразно увеличить в 1,5 раза. Функция (5) описывает фильтр
и не целые значения. с крутым спадом амплитудно-частотной характеристики, и количе-
ство гармоник, учитываемых при расчете выходного напряжения
Оценка значений параметров m и γ фильтра, можно оценить как round(1+1/γ), где round(·) — функция
для типовых цифровых устройств округления. Если имитировать сканирование по частоте изменени-
ем параметра l, принять значение an = 1, то максимум напряжения
Для проведения дальнейшего анализа необходимо определить ти- на выходе фильтра можно найти на основе следующего уравнения,
повые значения параметров m и γ. Частота f0 в зависимости от на- полученного из формулы (5):
значения цифрового устройства может лежать в интервале 105–109 Гц,
а значение k, выбираемое при технической реализации управляемого (8)
джиттера,— в интервале 0,0001–0,01, если исходить из гарантирован-
ного сохранения его стабильной работы. Использование функции модуля в составе уравнения (8) обуслов-
лено тем, что амплитуды составляющих спектра могут быть как по-
Значение Ω рекомендуется выбирать на основе возможностей об- ложительными, так и отрицательными, то есть имеющими сдвиг
наружения расщепления спектра современными анализаторами спек- по фазе на 180°. Фазовые соотношения между суммируемыми гар-
тра последовательного действия, например в интервале 103–105 Гц. мониками, как следует из уравнения (8), не учитываются, поскольку
С учетом принятых значений Δf–6 первичная оценка интервала значе- в худшем случае они сложатся по амплитуде. Следовательно, резуль-
ний γ составляет 0,01–5000, а значения m — 10–4–104. таты моделирования, получаемые на его основе, будут давать оценку
максимума показания средства измерений для заданной отстрой-
Приведенные формальные оценки значений параметров m и γ нуж- ки при синфазном сложении спектральных составляющих, которая
даются в корректировке, поскольку при их получении не были учте- в общем случае не наблюдается. Это важное обстоятельство следует
ны особенности расщепления спектра и формирования результатов учитывать при оценке результатов расчета по формуле (8) для значе-
оценки помехоэмиссии на конкретной частоте. Наибольший эффект ний γ < 0,5.
от расщепления спектра будет достигаться тогда, когда в пределах по-
лосы Δf–6 находится только одна гармоника, что соответствует γ > 0,5–1. Оценим влияние значений γ и m на выходное напряжение фильтра.
Если значение m мало, то в этом случае спектр, соответствующий На рис. 1 показаны графики зависимости UВЫХ(l, m, γ), построенные
каждой гармонике периодического прямоугольного сигнала, будет для m = 10 и γ = 0,2; 0,5; 2. Для значения γ = 2 каждая спектральная
состоять всего из трех составляющих с частотами nf0–Ω, nf0, nf0+Ω составляющая выделяется фильтром в отдельности, как это следует
и амплитудами, приближенно равными –anm/2, an, anm/2, что озна- из проведенного выше качественного анализа. При уменьшении зна-
чает практическое отсутствие снижения помехоэмиссии. Значение чения γ в полосу фильтра попадает большее количество гармоник,
индекса модуляции m должно быть не менее 2–5, иначе даже при вы- в результате чего максимальное значение выходного напряжения
полнении условия γ > 1 использование УД не даст заметного эффекта повышается, и при γ ≈ 0,25 оно превосходит единичное значение,
по снижению помехоэмиссии. устанавливающее порог снижения помехоэмиссии. Таким образом,
сформулированная выше рекомендация о том, что значение γ долж-
Методика и результаты моделирования расщепления но быть не менее 0,5–1, получила наглядное подтверждение.
спектра в приложении к управляемому джиттеру
На рис. 2 показаны графики зависимости UВЫХ(l, m, γ), построен-
Цель выполнения моделирования — оценка достижимого уровня ные для γ = 2 и m = 4, 10, 20. Увеличение значения m приводит к боль-
снижения помехоэмиссии, который зависит от параметров m и γ. шему расширению спектра в окрестности частоты nf0 с одновремен-
Моделирование проводилось в частотной области с нормированием ным уменьшением средней амплитуды спектральных составляющих.
по значению Ω, что необходимо для ухода от конкретных номиналов Следовательно, эффект по снижению помехоэмиссии будет значи-
частот. тельнее при реализации управляемого джиттера с большим значе-

Известно [4], что ширина полосы частот, занятая гармониками
сигнала с однотональной угловой модуляцией, симметрична относи-
тельно центральной частоты и составляет Π ≈ 2mΩ, включая гармо-

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020

проектирование 97

Рис. 2. Графики функций UВЫХ(l, m, γ), построенные для γ = 2 и m = 4, 10, 20. Гармонические составляющие отображены маркерами.
Для m = 4 и 10 введено смещение на 0,5 и 1 для улучшения отображения

Рис. 3. Графики функции V(m, γ) при γ = 0,5; 1; 5 и m = 1–100

нием m, причем его следует оценивать для n = 1, учитывая, что для Линейный характер функции V(m, γ) для постоянного значения γ
высших гармоник значение индекса модуляции будет увеличиваться позволяет перейти к аппроксимирующей функции V*(m, γ), пред-
пропорционально n и уровень каждой спектральной составляющей назначенной для оценки минимального снижения помехоэмиссии
будет еще ниже.
в ходе проектирования цифровых устройств с УД и не требующей
Как видно из представленных графиков, уровни гармонических со-
ставляющих зависят от номера гармоники, но эта зависимость не яв- выполнения громоздких расчетов. Такая функция имеет вид:
ляется монотонной в пределах значений индексов i от –2m до 2m.
В качестве характеристики эффективности будем использовать зна- V*(m, γ) = 1,9+7,91g(m)–8,35exp(–2,6γ1,94). (10)
чение минимально достижимого ослабления, являющееся функцией
параметров γ и m: Погрешность аппроксимации не превышает 1 дБ при γ ≥ 1.
Функция (10) применима для γ ≥ 0,5, и если γ ≥ 5, то она не проявляет
(9) значимой зависимости от этого параметра. Таким образом, мы полу-
чили расчетную оценку минимального снижения помехоэмиссии
Уравнение (9) построено на основе сопоставления максимальной за счет расщепления спектра в виде сравнительно простого соотно-
амплитуды гармонических составляющих, возникающих при расще- шения, имеющего непосредственное практическое применение.
плении спектра, с единичной амплитудой синусоидального сигнала
на частоте nf0 в отсутствие УД. Другие виды управляющей функции G(t)

Задача получения графиков функций V(m, γ) может быть реше- В качестве функции G(t ) может использоваться любая зависи-
на с помощью математических методов, применяемых для обна- мость, отвечающая введенным выше требованиям, причем ее пери-
ружения глобальных экстремумов функций [10], но наиболее про- одический характер позволяет разложить ее в гармонический ряд.
стым подходом представляется последовательный перебор значений Для оценки целесообразности использования других видов функции
UВЫХ(l, m, γ) при изменении l с малым шагом с определением макси- G(t) при реализации УД следует учитывать это обстоятельство.
мума. На рис. 3 представлены графики зависимости V(m, γ), постро-
енные для шага Δl = 3m/N, где N = 104 для значений γ = 0,5; 1; 5. Для определения границ изменения спектрального состава рассмо-
трим функцию G(t), включающую только две гармоники с нулевым

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020 www.kite.ru

98 проектирование

Рис. 4. Графики функций W1(m), W2(m), Δ(m)

фазовым сдвигом для обеспечения выполнения условия |G(t))| ≤ 1, а так- Управляемый и неуправляемый джиттер
в цифровой системе
же параметром δ, определяющим соотношение между гармониками:

G(t) = δcos(2πΩt)+(1–δ)cos(4πΩt). (11) В цифровых системах джиттер может иметь различную природу,
в том числе зависеть от последовательности битов в передаваемом
Тогда ω(t) = 2πn(f0+kf0δcos(2πΩt)+kf0(1–δ)cos(4πΩt)), откуда в со- информационном потоке [3]. Все приведенные выше формулы были
ответствии с уравнениями (2) и (3) при an = 1 имеем: получены в предположении отсутствия в цифровых устройствах
джиттера любой иной природы. Но в реальных системах джиттер
un(t) = cos(2πnf0t+mδsin(2πΩt)+0,5m(1–δ)sin(4πΩt)). (12) всегда присутствует, и потому его влияние на расщепление спектра
из-за УД подлежит оценке.
Значение δ лежит в интервале 0–1. При δ = 1 уравнение (12) пре-
образуется к виду (3), и из его структуры следует, что вторая моду- Классический джиттер обусловлен преимущественно случайными
лирующая по частоте гармоника имеет меньший индекс модуляции, процессами. Если не учитывать датазависимый джиттер, то частота про-
что соответствует увеличению уровня спектральных составляющих. извольной гармоники при использовании УД будет описываться урав-
Для подтверждения этого положения следует использовать класси- нением ω(t) = 2πn(f0+kf0cos(2πΩt)+s(t)), где s(t) — случайный сдвиг
ческий гармонический анализ, реализуемый численными методами, по частоте, который имеет нормальное распределение, в результате гар-
поскольку непосредственное применение функций Бесселя здесь моника с номером n приобретает случайный сдвиг по фазе Φ(t):
крайне затруднено самой структурой уравнения. Степень измене-
ния спектральных составляющих будет зависеть от значения δ, и для (14)
оценки влияния второй гармоники в предположении выполнения
условия γ ≥ 1 можно использовать сопоставление функций: Случайная функция Φ(t) также имеет нормальное распределение, что
следует из теории суммирования погрешностей. Это распределение
(13) имеет нулевое математическое ожидание и дисперсию σ, которая
определяет случайную составляющую фазу. Слагаемое msin(2πΩt)
где A(i, m, δ) — коэффициенты разложения функции (12) в ряд можно рассматривать как дающее случайный сдвиг по частоте fs с ин-
Фурье, полученные при f0 = 0, что соответствует смещению первой тервалом возможных значений от –m до m, характеризующийся арк-
гармоники на нулевую частоту и упрощает проведение вычислений, синусоидальным распределением [11], плотность вероятности кото-
не влияя на амплитуду спектральных составляющих. Выражения (13) рого определяется выражением:
учитывают, что A(i, m, δ) = A(–i, m, δ). Их графики, а также функции
отклонения Δ(m) = ((W2(m)–W1(m))/W1(m))×100% представлены (15)
на рис. 4. Вычисление зависимостей W1(m) и W2(m) выполнялось ме-
тодом перебора значений амплитуд гармоник в указанном интервале Слагаемое 2πnΦ(t) в уравнении (14) может рассматриваться как
номеров, для расчета функции W2(m) значения параметра δ изменя- случайный сдвиг по времени для каждого периода исходного сигнала,
лись с шагом 0,01. Графики функций W1(m) и W2(m) нормированы и поэтому он будет переходить в состав каждой из спектральных со-
относительно значения an. ставляющих в качестве паразитной фазовой модуляции. Результатом
этого становится уменьшение их амплитуды, которое будет зависеть
Как видим, введение второй гармоники в функцию управления от значения σ. Для оценки влияния случайного джиттера целесообраз-
приводит к увеличению максимального уровня спектральных со- но рассмотреть вызванное им усредненное изменение амплитуд гар-
ставляющих на 30–60% в диапазоне значений m 20–100. Это следует моник S(σ) и в качестве показателя такого изменения ввести функцию:
и из теории [4], согласно которой уменьшение индекса модуляции
всегда приводит к повышению уровня спектральных составляющих (16)
за счет распределения энергии несущей в более узкой полосе частот.
Для выполнения оценочных расчетов необходимо определить мак-
Отсюда следует вывод о том, что использование функции G(t) в фор- симальное значение σ, например, на основе данных спецификации
мах, отличных от моногармонической, будет всегда приводить к сниже- распространенных цифровых интерфейсов. Так, согласно специфика-
нию эффекта от использования УД. В пользу такой функции управле-
ния говорит и сравнительная простота технической реализации.

КОМПОНЕНТЫ И ТЕХНОЛОГИИ • № 1 '2020