William Bolton - Mecatrónica _ sistemas de control electrónico en la ingeniería mecánica y eléctrica-Alfaomega (2013)

90 CAPÍTULO 3 ACONDICIONAMIENTO DE SEÑALES

diferencias de potencia entre dos puntos. Si uno de los puntos está puesto
a tierra se dice que es una fuente de señal aterrizada. Si ninguno de los
puntos está aterrizado entonces se trata de una fuente de señal flotante.
Con una fuente aterrizada la salida de voltaje es la diferencia de potencia entre
la tierra del sistema y controla la señal positiva de la fuente. Si es una fuente
flotante, la fuente de señal no tiene referencia con ningún valor absoluto y
cualesquier líneas de voltaje pueden tener una potencia relativa con la tierra.

Los sistemas diferenciales, por ejemplo un amplificador diferencial,
tienen que ver con la diferencia de potencia entre dos líneas de entrada. Si
cada una tiene un voltaje referido a una tierra común, VA y VB, entonces el
voltaje de modo común es el promedio de las dos, es decir ½ (VA + VB).
Por tanto, si tenemos una línea de entrada en 10 V y la otra a 12 V, la difer-
encia de potencia será de 2V y el voltaje de modo común de 11 V. El sistema
de medición de diferencia se refiere a la diferencia entre los dos puntos (VA Ϫ
VB) y no al voltaje de modo común. Por desgracia el voltaje de modo común
puede tener un efecto sobre el valor de diferencia de potencia indicado, y la
extensión a la cual afecta la diferencia la describe la razón de rechazo en
modo común (CMRR) (vea la sección 3.2.5). Ésta es la razón de la ganancia
diferencial del sistema a ganancia en modo común o, al expresarse en decibeles,
20 lg (ganancia diferencial/ganancia en modo común). Cuanto mayor sea la
CMRR, mayor será la ganancia diferencial si se compara con la ganancia en
modo común, y la menor significancia se agrega al voltaje de modo común.
Una CMRR de 10 000, u 80 dB, para un amplificador diferencial significaría
que si la señal de diferencia deseada fuera del mismo tamaño que el voltaje
en modo común, aparecería una salida 10 000 veces mayor en tamaño que el
modo común.

Puede haber problemas con los sistemas cuando un circuito tiene varios
puntos de aterrizado. Por ejemplo, puede ser que tanto el sensor como el
acondicionador de señal estén aterrizados. En un sistema grande es inevitable
la multiplicidad de aterrizado. Desafortunadamente, puede haber una dife-
rencia de potencia entre los dos puntos de aterrizado y por tanto las corrientes
importantes pueden fluir entre los puntos aterrizados a través de la baja pero
finita resistencia de tierra (Figura 3.26). A dichas corrientes se les denomina
corrientes de ciclo de tierra. Esta diferencia de potencia entre dos puntos
aterrizados no es necesaria justo en c.d., pero también puede ser en c.a., por
ejemplo, c.a. significa activar. También está el problema de que tengamos un
ciclo en el cual las corrientes se pueden inducir por acoplamiento magnético
con otros circuitos cercanos. Por lo que una consecuencia de tener un ciclo de
tierra sería dificultar las mediciones remotas.

Figura 3.26 Ciclo de tierra.

Fuente de señal Ciclo de tierra Sistema de
aterrizada medición de señal
La diferencia de potencia entre los dos puntos de tierra hace
que la corriente del ciclo de tierra se eleve aterrizada

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

3.7 PROBLEMAS CON LAS SEÑALES 91

Figura 3.27 Modo de
aislamiento utilizando a)
un optoaislador y b) un
transformador

Fuente de señal Al no haber conexión eléctrica entre ambos Sistema de
aterrizada no hay un ciclo de tierra medición de señal

(a) aterrizada

Fuente de señal Al no haber conexión eléctrica Sistema de
aterrizada entre ambos no hay un ciclo de tierra medición de señal

(b) aterrizada

Se pueden minimizar los ciclos de tierra provenientes del aterrizado de múl-
tiples puntos si las múltiples conexiones de tierra se hacen lo bastante próximas y
la tierra común tiene una pequeña resistencia que baste para que el voltaje decaiga
entre los puntos de aterrizado sin importancia. Se pueden eliminar los ci-
clos de aterrizado si hay un aislamiento eléctrico del sistema de fuentes de señales
desde el sistema de medición. Esto se puede lograr si se utiliza un optoaislador
(vea la sección 3.3) o un transformador (Figura 3.27).

Figura 3.28 Uso de un cable 3.7.2 Interferencia electromagnética
blindado para minimizar la
interferencia electrostática. Un efecto indeseable en circuitos es la interferencia electromagnética, la
cual resulta de la variante del tiempo y de los campos magnéticos y eléctricos.
Las fuentes comunes de tal interferencia son las lámparas fluorescentes, los
motores de corriente directa, bobinas de relés, electrodomésticos y la electri-
cidad de los motores de automóvil.

La interferencia electrostática es el resultado de una capacitancia mutua
entre controladores próximos entre sí. Un escudo eléctrico puede defender
de la interferencia. Se trata de un escudo de material conductor eléctrico, por
ejemplo de cobre o de aluminio, que se utiliza para contener un conductor o
un circuito. De este modo, se puede utilizar un cable blindado para conectar un
sensor con su sistema de medición. Si el sensor se aterriza, entonces la pan-
talla se debe conectar al mismo punto donde se aterriza el sensor, con lo que se
minimiza el ciclo de tierra (Figura 3.28).

Escudo aterrizado de cable

Fuente de señal Sistema de
aterrizada medición

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

92 CAPÍTULO 3 ACONDICIONAMIENTO DE SEÑALES

Figura 3.29 Par de cables
trenzados para minimizar la
interferencia electromagnética.

Par de cables trenzados

Fuente de señal Sistema de
medición

La interferencia también ocurre cuando hay un campo magnético cam-
biante, lo cual induce voltajes en el sistema de medición. Una forma de pro-
tección es aplicar varios métodos como colocar los componentes lo más lejos
posible de las fuentes de interferencia y minimizar el área de cualesquier
ciclos en el sistema, así como utilizar pares trenzados de cables para las in-
terconexiones (Figura 3.29). Con los cables trenzados el acoplamiento alterna
las fases entre los trenzados adyacentes y así provoca la anulación del efecto.

3.8 Transferencia de Existen muchas situaciones con respecto a los sistemas de control en que
potencia
los componentes están interconectados. Por eso en componentes eléctricos
E
R debemos tener un sistema de sensores conectado a un amplificador; igual-

r mente, con un sistema mecánico debemos tener un motor que esté rotando

Figura 3.30 Fuente de una carga. Lo importante es que debe haber la condición para una transferen-
corriente directa alimentado una
carga. cia de potencia máxima entre los dos elementos.

A manera de introducción, considere una fuente de corriente directa de una

fuerza contreaelectromotriz E y una resistencia R (Figura 3.30). La corriente

aportada a la carga es I = E/(R + r) y por tanto la potencia aportada a la carga es

P ϭ I2R ϭ E2R
(Rϩ r) 2

La potencia máxima aportada a la carga será cuando dP/dt = 0.

dP ϭ (R ϩ r )2E2ϪE2R2 (R ϩ r)
dt (Rϩ r )3

Cuando sea cero, entonces (R + r) ϭ 2R y por tanto la condición para transfe-
rencia de potencia máxima es R ϭ r, es decir, cuando la fuente y las resisten-
cias de carga concuerdan.

Con una fuente de corriente alterna que tenga una impedancia interna sumi-
nistrando una impedancia de carga, la condición para transferencia de potencia
máxima puede igualmente ser derivada y es cuando concuerdan la fuente y las
impedancias de carga. Si, por ejemplo, se debe conectar un sensor de alta im-
pedancia a un sistema electrónico, hay que utilizar un amplificador de empate
de impedancia entre la fuente y la carga a fin de alcanzar su transmisión de
potencia máxima. Un amplificador de este tipo suele ser un amplificador de alta
ganancia con una impedancia de entrada alta y una impedancia de salida baja.

Resumen

Alfaomega El acondicionamiento de señal puede incluir protección para prevenir
daños al siguiente elemento en un sistema, cuando se obtiene una señal dentro
de la forma requerida, se tiene el nivel de una señal adecuada, se reduce el
ruido y se manipula una señal para tal vez volverla lineal.

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

PROBLEMAS 93

Los elementos de acondicionamiento de señal que más se usan son los
amplificadores operacionales, que son amplificadores de c.d. de ganancia
alta con ganancias del orden de 100 000 o más.

La protección contra, quizás, un alto voltaje o corriente puede implicar
el uso de resistores y fusibles; los diodos Zener pueden emplearse como pro-
tección contra polaridad equivocada y altos voltajes. Los optoaisladores se usan
para aislar circuitos por completo, al retirar todas las conexiones eléctricas
entre ellos.

Los filtros se pueden usar para quitar una banda particular de frecuencias
desde la señal y permitir que se transmitan otras señales.

El puente de Wheatstone se puede emplear para convertir un cambio de
resistencia eléctrica en un cambio de voltaje.

Cuando se conectan sensores a un equipo de acondicionamiento de señales y
controladores, se pueden presentar problemas con las señales cuando un circuito
tiene varios puntos de aterrizado y una interferencia electromagnética como
resultado de variación eléctrica en el tiempo y campos magnéticos.

Para una transferencia de potencia máxima entre componentes eléc-
tricos las impedancias deben coincidir.

Problemas

3.1 Diseñe un circuito con amplificador operacional que produzca una salida en
un intervalo de 0 a -5 V, suponiendo que la entrada varía entre 0 y 100 mV.

3.2 La resistencia de entrada de un amplificador inversor es 2 kÆ. Calcule la
resistencia de retroalimentación necesaria para obtener una ganancia en
voltaje de 100.

3.3 Diseñe el circuito de un amplificador sumador que produzca una salida que
varía entre -1 y -5 V, suponiendo que la entrada varía entre 0 y 100 mV.

3.4 Un amplificador diferencial se utiliza con un sensor de termopar, como se
muestra en la Figura 3.8. ¿Qué valores de R1 y R2 permiten obtener un circuito
cuya salida es 10 mV cuando la diferencia de temperatura entre la uniones del
termopar es 100° C. Suponga que el termopar es de cobre-constatán y que su
sensibilidad constante tiene un valor de 43 µV/°C.

3.5 La salida de un sensor de presión diferencial que se usa en una placa de
orificio para medir gastos es no lineal; el voltaje de salida es proporcional al
cuadrado de gasto. Determine qué características debe tener un elemento de
malla de retroalimentación del circuito acondicionador de señal que usa un
amplificador operacional para que linealice la salida antes mencionada.

3.6 Se desea que un amplificador diferencial tenga una ganancia en voltaje de 100.
¿Cuál será la resistencia de retroalimentación que requiere si las dos resisten-
cias de entrada son de 1 kÆ?

3.7 Un amplificador diferencial tiene una ganancia de voltaje diferencial de 2 000
y una ganancia en modo común de 0.2 ¿Cuál es la razón de rechazo en modo
común expresada en dB?

3.8 Las señales digitales de un sensor están contaminadas con ruido e interferen-
cias y las principales y más comunes son del tipo de 100 V o más. Explique
cómo se puede permitir la protección para un microprocesador para el cual
estas señales serán ingresadas.

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

94 CAPÍTULO 3 ACONDICIONAMIENTO DE SEÑALES

3.9 La resistencia de un sensor de temperatura con resistencia de platino es 120 Æ
a 0° C y ocupa un brazo de puente de Wheatstone. A esta temperatura el
puente está balanceado y la resistencia de los otros brazos es 120 Æ. El coefi-
ciente de temperatura de una resistencia de platino es de 0.0039/K. ¿Cuál
será el voltaje de salida del puente por un cambio en la temperatura de 20° C?
La carga a la salida se puede considerar como un circuito abierto y el voltaje
de alimentación del puente se obtiene de una fuente de 6.0 V con resistencia
interna despreciable.

3.10 En un manómetro de diafragma se utilizan cuatro extensómetros que moni-
torean el desplazamiento del diafragma. Estos estensómetros activos forman
los brazos de un puente de Wheatstone, como ve en la Figura 3.23. El factor
de calibración de los extensómetors es 2.1 con una resistencia de 120 Æ. Al
aplicar una presión diferencial al diafragma, dos de los extensómetros de
un lado quedan sometidos a una tensión de tracción de 1.0 * 10-5, los del
otro lado se someten a un esfuerzo de comprensión de 1.0 * 10-5. La fuente
de voltaje del puente es de 10 V. ¿Cuál será el voltaje de salida del puente?

3.11 Uno del los brazos de un puente de Wheatstone es un extensómetro; los otros
brazos son resistencias cuya magnitud es la misma que la del extensómetro
que no está sometido a tensión. Muestre que el voltaje de salida del puente
es ¼ VsGe, donde Vs es el voltaje de alimentación del puente, G el factor de
calibración del extensómetro y e la tensión aplicada.

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

Capítulo cuatro Señales digitales

Objetivos

Después de estudiar este capítulo, el lector debe ser capaz de:
• Explicar los principios y métodos principales de los convertidores analógicos a digitales y digitales

a analógicos.
• Explicar los principios y usos de los multiplexores.
• Explicar los principios del procesamiento de señal digital.

4.1 Señales digitales
La salida de la mayoría de los sensores tiende a tener una forma analógica, el
tamaño de la salida se relaciona con el tamaño de la entrada. Donde un micro-
procesador se usa como parte de la medición o sistema de control, la salida
analógica del sensor tiene que convertirse en una forma digital antes de que
ésta se use como entrada para el microprocesador. Asimismo, la mayoría de los
actuadores operan con entradas analógicas y de esta forma la salida digital des-
de un microprocesador se deberá convertir en una forma analógica antes de
que ésta se utilice como una entrada por el actuador.

4.1.1 Números binarios

El sistema binario se basa en sólo dos símbolos o estados: 0 y 1, que hacen
posible las señales 0 V y 5 V. A estas señales se les conoce como dígitos binarios
o bits. Cuando un número se representa por este sistema, la posición del
dígito en el número indica el peso asignado a cada dígito, peso que aumenta
por el factor de 2 al avanzar de derecha a izquierda:

. . . 23 22 21 20
bit 3 bit 2 bit 1 bit 0

Por ejemplo, el número decimal 15 es 20 + 21 + 22 + 23 - 1111 en el sistema
binario. En un número binario el bit 0 se conoce como el bit de menor sig-
nificado (LSB) y el bit más alto el bit más importante (MSB). A la combi-
nación de bits para representar un número se le conoce como una palabra. De
esta manera, 1111 es una palabra de 4 bits. Dicha palabra se puede emplear
para representar el tamaño de una señal. El término byte se usa para un grupo
de 8 bits. Vea el apéndice B para más detalles de los números binarios.

4.2 Señales
analógicas La conversión de analógica a digital implica convertir señales analógicas en
y digitales palabras binarias. En la Figura 4.1a) se muestran los elementos básicos de la
conversión analógica a digital.

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

96 CAPÍTULO 4 SEÑALES DIGITALES

Figura 4.1 a) Conversión Entrada: Muestreo y Convertidor Salida:
analógica a digital, b) entrada retención analógico a digital señal digital
analógica, c) señal del reloj, señal
d) señal muestreada, e) señal analógica
muestreada y retenida.
a)

Señal analógica 0 Señal del reloj
Tiempo
Tiempo
b) c)

Señal muestreada 00 Señal muestreada y retenida
Tiempo

Tiempo

Figura 4.2 Entrada/salida para d) e)
un ADC.
El procedimiento que se emplea es un reloj que manda pulsos de señales a
Salida digitaltiempos regulares a un convertidor analógico a digital (ADC) y cada vez éste
recibe un pulso que muestra la señal analógica. La Figura 4.1 ilustra esta con-
versión analógica a digital al mostrar los tipos de señales involucradas en las
diversas etapas. La Figura 4.1b) muestra la señal analógica y la Figura 4.1c) la
señal del reloj que da las señales de tiempo en el que ocurre el muestreador.
El resultado del muestreador es una serie de pulsos angostos (Figura 4.1d)).
Una unidad de muestreo y retención se utiliza entonces para mantener
cada valor mostrado hasta que el siguiente pulso ocurra, con el resultado
mostrado en la Figura 4.1e). Es necesaria la unidad de muestreo y retención
ya que el ADC requiere una cantidad finita de tiempo, llamado tiempo de
conversión, para convertir la señal analógica en una digital.

La relación entre la entrada mostrada y mantenida y la salida para un ADC
se ilustra en la gráfica de la Figura 4.2 para salida digital que está restringida a

Línea de proporcionalidad
111 Error de cuantización

de 1/2 bit
110

101 Nivel de
cuantización

100

011

010 1 LSB

001

000
0 1/8 2/8 3/8 4/8 5/8 6/8 7/8 8/8

Entrada de voltaje analógico como fricción
de la entrada a escala completa

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

4.2 SEÑALES ANALÓGICAS Y DIGITALES 97

3 bits. Con 3 bits hay 23 = 8 posibles niveles de salida. De esta manera, ya que
la salida del ADC para representar la entrada analógica puede ser sólo uno de
estos ocho niveles posibles, hay un rango de entradas para las cuales la salida

no cambia. A los ocho posibles niveles de salidas se les conoce como niveles

de cuantización y la diferencia en el voltaje analógico entre dos niveles

adyacentes es conocida como intervalo de cuantización. Así, por el ADC
que se da en la Figura 4.2, el intervalo de quantización es 1 V. Debido al paso
natural de la relación, la salida digital no siempre es proporcional a la entrada

analógica y, por lo tanto, habrá un error referido como error de cuantiza-

ción. Cuando la entrada está centrada en el intervalo, el error de cuantización
es cero, y el error máximo es igual a una mitad del intervalo o ;—12 bit.

La longitud posible de la palabra determina la resolución del elemento,
por ejemplo, el cambio más pequeño en la entrada que dará como resultado
un cambio en la salida digital. El cambio más pequeño en la salida digital es
1 bit en la posición bit menos en la palabra, por ejemplo, el bit derecho más
lejano. Así, con la longitud de la palabra de n bits la entrada analógica de
escala completa VFS se divide en piezas de 2n de manera que el cambio
mínimo en la entrada detectado, por ejemplo la resolución, es VFS/2n.

Así, si tenemos un ADC con una longitud de palabra de 10 bits y con un
rango de entrada de señal analógica de 10 V, entonces, el número de niveles
con una palabra de 10 bits es 210 = 1 024 y de esta manera la resolución
es 10/1 024 = 9.8 m V.

Considere el termopar al dar una salida de 0.5 mV/°C. ¿Cuál será la lon-
gitud de la palabra requerida cuando su salida pasa a través de un ADC si sus
temperaturas de 0 a 200° C se miden con una resolución de 0.5° C? La salida
de escala completa del sensor es de 200 : 0.5 = 100 mV. Con la longitud de
palabra n, este voltaje se dividirá entre 100/2n mV pasos. Para una resolución
de 0.5° C se debe ser capaz de detectar una señal desde el sensor de 0.5 : 0.5
= 0.25 mV. De esta manera se requiere

0.25 = 100
2n

Por lo tanto, n = 8.6. Es decir se requiere una longitud de palabra de 9 bits.

4.2.1 Teorema del muestreo

Los ADC muestrean señales analógicas a intervalos regulares y convierten
estos valores a palabras binarias. ¿Qué tan seguido puede muestrearse una
señal analógica para dar una salida que la represente?

En la Figura 4.3 se ilustra el problema con diferentes velocidades de mues-
treo que se usan para la misma señal analógica. Cuando se reconstruye la señal
de las muestras, es sólo cuando el indicador de muestreo es por lo menos el
doble de la frecuencia más alta en la señal analógica que la muestra original
de la señal. Este criterio se conoce como criterio de Nyquist o teorema de
muestreo de Shannon. Cuando la tasa de muestreo es menor que el doble
de la frecuencia más alta, la reconstrucción puede representar alguna otra
señal analógica y se obtiene una imagen falsa de la señal real. A esto se le llama
falsa duplicación. En la Figura 4.3c) esto debería ser una señal analógica
con una frecuencia mucho menor que la de la señal analógica que se muestreó.

Siempre que se muestrea una señal demasiado lento, puede haber una falsa
interpretación de componentes de alta frecuencia a medida que surgen de

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

98 CAPÍTULO 4 SEÑALES DIGITALES

Figura 4.3 Efecto de la Señal de muestreador Tiempo Señal de muestreador
frecuencia de muestreo:
a) señal analógica, Tiempo
b) señal muestreada, c) señal a)
muestreada.

Tiempo c)
b)

duplicaciones de frecuencia más bajos. El ruido de frecuencia alto puede crear
también errores en el proceso de conversión. Para minimizar errores debido a
las duplicaciones y ruido de alta frecuencia, se utiliza un filtro de paso bajo
para preceder el ADC, el filtro con una banda ancha como la que pasa sólo en
las bajas frecuencias por las que el indicador de muestreo no dará errores de
duplicación. A dicho filtro se le conoce como un filtro anti-duplicación.

4.2.2 Conversión digital a analógica

La entrada para un convertidor digital a analógico (DAC) es una palabra
binaria; la salida es una señal analógica que representa la suma ponderada de
los bits no cero representada por la palabra. Por ejemplo, de esta manera, una
entrada de 0010 produce una salida analógica que es el doble de lo que se
obtiene con una entrada de 0001. En la Figura 4.4 se ilustra esto para una
entrada hacia un DAC con una resolución de 1 V para las palabras binarias sin
señal. Cada bit adicional aumenta el voltaje de salida en 1 V.

Considere la situación donde un microprocesador da una salida de una
palabra de 8 bits. Éste es alimentado a través de un convertidor de 8 bits digi-
tal a analógico a una válvula de control. La válvula de control requiere 6.0 V
para abrirse por completo. Si el estado abierto por completo está indicado por
11111111, ¿cuál sería la salida para la válvula para un cambio de 1 bit?

El voltaje de salida de escala completa de 6.0 V se dividirá en intervalos de
28. De esta manera, el cambio de 1 bit es un cambio en el voltaje de salida
de 6.0/28 = 0.023 V.

Figura 4.4 Entrada/salida para Salida analógica en voltajes si la resolución 8
un DAC. del DAC es 1 V. 7
6
5
4
3
2
1
0
000 010 100 110

001 011 101 111
Entrada digital

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

4.3 CONVERTIDORES DE SEÑALES DIGITAL A ANALÓGICA Y DE ANALÓGICA A DIGITAL 99

4.3 Convertidores Las siguientes son formas encontradas comúnmente de los DAC y ADC.
de señales
digital 4.3.1 DAC
a analógica
En una versión sencilla de convertidor digital a analógico se utiliza un ampli-
y de analógica ficador sumador (sección 3.2.3) para formar una suma ponderada de todos los
a digital bits que no son ceros en la palabra de entrada (Figura 4.5). El voltaje de referen-
cia se conecta a los resistores por medio de interruptores electrónicos que
Figura 4.5 DAC con resistores responden a 1 binario. Los valores de las resistencias de entrada dependerán
ponderados. de qué bit de la palabra responde un interruptor; el valor de la resistencia para
los bits sucesivos del LSB se reduce a la mitad. Por lo tanto, la suma de los
voltajes es una suma ponderada de los dígitos de la palabra. Un sistema como
el anterior se conoce como circuito de resistores ponderados. La función
de los circuitos op-amp es actuar como un búfer para asegurar que la corriente
fuera del circuito del resistor no se ve afectada por la carga de salida y también
para que la ganancia se pueda ajustar para dar un rango de salida de voltajes
apropiados a una aplicación en particular.

VREF
LSB

R

R/2

R/4 −

MSB + Salida

R/8

Interruptores
eléctricos

Un problema de este circuito es que requiere usar resistencias exactas para
cada resistor, lo cual es difícil para el amplio intervalo que se necesita. Por ello,
esta modalidad del DAC tiende a estar limitada a conversiones de 4 bits.

Otra versión más común, usa el circuito en escalera R-2R (Figura 4.6).
Esto resuelve el problema de obtener resistencias exactas en un intervalo de
valores amplio, ya que sólo se necesitan dos valores. El voltaje de salida se
genera conmutando las secciones de la escalera con el voltaje de referencia o
a 0 V, dependiendo de si hay un 1 o un 0 en la entrada digital.

Figura 4.6 DAC con escalera RRR
R-2R.
VREF

Interruptores 2R 2R 2R 2R 2R
electrónicos 01 01 01
activados por 0
señales de
entrada digitales 1

−

+ Salida

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

100 CAPÍTULO 4 SEÑALES DIGITALES

Figura 4.7 DAC ZN558D.

SALIDA 14 16 Tierra
analógica
+2.5 V Escalera R–2R
Referencia Interruptor 15 VREF ENTRADA
9 Sin conexión
Tierra análogica 13 Datos retenidos 10 HABILITAR
VCC 11

Tierra digital 6

Figura 4.8 Operación unipolar. 87654321

LSB MSB
Salida digital

La Figura 4.7 muestra los detalles del convertidor digital a analógico con
entrada retenida de 8 bits GEC Plessey ZN558D con un circuito en escalera
R-2R. Una vez concluida la conversión, el resultado de 8 bits se pone en una
retención interna hasta que concluye la siguiente conversión. Los datos se
guardan en la retención cuando HABILITAR es alta; se dice que la retención
es transparente cuando HABILITAR es baja. Una retención es un disposi-
tivo que retiene la salida hasta que una nueva la reemplaza. Cuando un DAC
tiene una retención se puede conectar en forma directa con el bus de datos de
un microprocesador que lo considerará como una dirección más para el envío
de datos. Un DAC sin retención se puede conectar a través de un adaptador de
interfase periférico (PIA), para proporcionar la retención (vea la sección 20.4).
En la Figura 4.8 se muestra cómo utilizar el ZN558D con un microprocesador
cuando es necesario que la salida sea un voltaje que varíe entre cero y el voltaje
de referencia, lo cual se denomina operación unipolar. Si Vref entrada = 2.5 V,
el intervalo de salida es de + 5 V cuando R1 = 8 kÆ y R2 = 8 kÆ y el intervalo
es de +10 V cuando R1 = 16 kÆ y R2 = 5.33 kÆ.

Las especificaciones de los DAC incluyen términos como los siguientes:

1 Salida a escala total, es decir, la salida cuando la palabra de entrada está
formada sólo por números uno. En el ZN558D un valor típico es 2.550 V.

R1

R2 − Salida
A
A = tierra analógica
1 16 + D = tierra digital
2 15
3 14 390 Ω 1 μF
4 13 +5 V A

ZN558D D
5 12
6 11
7 10
89

HABILITAR

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

4.3 CONVERTIDORES DE SEÑALES DIGITAL A ANALÓGICA Y DE ANALÓGICA A DIGITAL 101

2 La resolución, los DAC de 8 bits en general son adecuados para la mayoría

de los sistemas de control por microprocesador. El ZN558D es de 8 bits.

3 El tiempo de asentamiento es el tiempo que tarda el DAC para alcanzar un
_1
valor dentro de 2 de LSB de su nuevo voltaje, después de un cambio bina-

rio. En el ZN558D es de 800 ns.

4 La linealidad es la desviación máxima respecto a la línea recta que pasa por

cero y el intervalo total de salida. En el ZN558D es un máximo de ;0.5

LSB.

4.3.2 ADC

La entrada de un convertidor analógico a digital es una señal analógica y la
salida es una palabra binaria que representa el nivel de la señal de entrada.
Existen diversos tipos de convertidores analógico-digitales, los más comunes
son los de aproximaciones sucesivas, rampa, doble rampa y el instantáneo o
flash.

El de aproximaciones sucesivas es quizás el método que más se usa.
La Figura 4.9 ilustra los subsistemas involucrados. El voltaje se genera
mediante un temporizador que emite una secuencia regular de impulsos que
se cuentan en forma binaria y la palabra binaria resultante se convierte a un
voltaje analógico utilizando un convertidor digital a analógico. Este voltaje
aumenta en escalones y se compara con el voltaje de entrada analógico del
sensor. Cuando el voltaje generado por el temporizador sobrepasa el voltaje
analógico de la entrada, los impulsos del temporizador se detienen mediante
el cierre de una compuerta. La salida que en ese momento produce el con-
tador es una representación analógica del voltaje analógico. Si la compara-
ción se puede realizar iniciando el conteo en 1, el bit menos significativo, y
luego continuar bit tras bit en forma ascendente, el método más rápido es
el de las aproximaciones sucesivas. Se elige el bit más significativo que sea
menor que el valor analógico y después se agregan bits sucesivos menores
para los cuales el total no excede el valor analógico. Por ejemplo, se inicia
una comparación con 1000. Si este número es demasiado grande se prueba
con 0100. Si es demasiado pequeño, se intenta 0110. Si es demasiado
grande se prueba con 0101. Como cada uno de los bits de la palabra se
prueba en secuencia, en una palabra de n-bit sólo se requieren n pasos para
hacer la comparación. Por lo tanto, si la frecuencia del reloj es f, el tiempo
entre impulsos es 1/f. De esta manera, el tiempo necesario para generar la
palabra, es decir, el tiempo de conversión, es n/f.

La Figura 4.10 muestra la configuración típica de un convertidor ana-
lógico a digital de 8 bits (ZN439 Plessey GEC) diseñado para usarlo con
microprocesadores aplicando el método de aproximaciones sucesivas. En

Figura 4.9 ADC de Comparador Reloj Controla la admisión de impulsos
aproximaciones sucesivas. Compuerta en el registro de almacenamiento

Entrada 1 0 0 0 Registro de
analógica almacenamiento

de 4 bits

DAC Alfaomega
Salida digital

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

102 CAPÍTULO 4 SEÑALES DIGITALES

Figura 4.10 Entrada analógica 7 Comparador
ADC ZN439. VCC 5 +
−
VREF ENT 11 DAC 8 bits 12 REXT
VREF SAL 10
VREF TRIM 9 Referencia Registro de Reloj 22 RCK
Tierra analógica 8 ajustable aproximaciones 22 CCK

Tierra digital 6 sucesivas

Registro Interfase
Búfer y lógica
de control

13 20 4321
MSB LSB Selección de chip

Salida digital Activación de salida
Inicio de conversión
Estado

Figura 4.11 ZN439 conectado a Entrada analógica 2.7 kΩ 7 Ajuste de desvío del
un microprocesador. 1.6 kΩ 5 amplificador operacional
Entrada de
voltaje de +5 V 11 82 kΩ V−
referencia 10
12

−5 V

ZN439 22

0.47 μF 9 Reloj 1.5 kΩ
100 pF
10 kΩ 8 21
6 13 20 4 3 2 1

Entrada digital WR CS Selección de chip
Habilitación de salida
Estado RD

Microprocesador

Inicio de conversión

la Figura 4.11 se muestra cómo conectar este convertidor de manera que
lo controle un microprocesador, y envíe su salida digital al microprocesador.
Todos los circuitos activos, incluido el reloj, están en un solo circuito inte-
grado. Lo primero que se debe seguir es el ADC y para ello la terminal de
selección del chip se pone en posición inferior. Cuando la terminal de inicio
de conversión recibe un impulso de tendencia negativa se inicia la conversión.
Al término de la conversión, la terminal de estado queda en posición baja. La
salida digital se envía a un búfer interno donde se retiene hasta que se lee
debido a que la terminal de activación quedó en posición baja.

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

4.3 CONVERTIDORES DE SEÑALES DIGITAL A ANALÓGICA Y DE ANALÓGICA A DIGITAL 103

Figura 4.12 ADC rampa. Reloj
Compuerta
Comparador Registro contador
1001
Entrtada
analógica

Generador
rampa

Salida digital

En la modalidad rampa del convertidor analógico a digital se utiliza un vol-
taje analógico que se aumenta a una tasa constante, lo que se conoce como
voltaje de rampa, y se aplica a un comparador donde se compara con el voltaje
analógico del sensor. El tiempo que el voltaje rampa tarda en tener el valor del
voltaje del sensor dependerá de la magnitud del voltaje analógico muestreado.
Cuando inicia el voltaje de rampa, se abre una compuerta para arrancar un
contador binario que cuenta los impulsos regulares del temporizador. Cuando
ambos voltajes son iguales, la compuerta se cierra y la palabra que indica el
contador es la representación digital del voltaje analógico muestreado. La
Figura 4.12 muestra el subsistema de la modalidad rampa del convertidor
analógico a digital.

El convertidor de rampa doble es más común que el de una sola rampa;
la Figura 4.13 muestra el circuito básico. El voltaje analógico se aplica al inte-
grador que maneja el comparador. La salida del comparador aumenta en
cuanto la salida del integrador es mayor que unos cuantos milivolts. Cuando
la salida del comparador es alta, una compuerta AND pasa impulsos a un
contador binario. Éste cuenta los impulsos hasta que se produce un desbor-
damiento. El contador vuelve al valor cero y envía una señal a un interruptor
que desconecta el voltaje desconocido, conecta el voltaje de referencia e inicia
de nuevo el conteo. La polaridad del voltaje de referencia es opuesta a la del
voltaje de entrada. El voltaje del integrador entonces disminuye a una tasa
proporcional del voltaje de referencia. Cuando la salida del integrador es cero,
el comprador produce un valor bajo, con lo cual la compuerta AND también
tiene un valor bajo y el temporizador se apaga. Entonces el conteo es una
medida del voltaje de entrada analógico. Los convertidores analógicos a digi-
tal de rampa doble tienen un excelente rechazo al ruido debido a que la acción

Entrada analógica Integrador

Salida del integrador Desbordamiento − Comparador
−
Entrada
de referencia +
+

Desbordamiento

Tiempo Conteo Contador &
Reloj

Salidas digitales

Figura 4.13 ADC de rampa doble.

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

104 CAPÍTULO 4 SEÑALES DIGITALES

Figura 4.14 ADC instantáneo. Comparadores

Entrada analógica
Entrada de referencia

Escalera de Compuertas Salida
resistencias lógicas digital
para reducir
el voltaje de etcétera
referencia
de bit en bit

etcétera

integral promedia las contribuciones aleatorias negativas y positivas a lo largo
del periodo de muestreo. Sin embargo, estos convertidores son muy lentos.

El convertidor analógico a digital instantáneo o flash es muy rápido.
En un convertidor de n bits se utilizan en paralelo 2n – 1 comparadores de
voltaje, y en cada uno de ellos el voltaje de entrada analógico es una entrada
(Figura 4.14). Un voltaje de referencia se aplica a una escalera de resistores de
manera que el voltaje aplicado como entrada en cada comparador tenga una
magnitud un bit mayor que el voltaje aplicado al comparador anterior de la
escalera. Por lo tanto, cuando al ADC se aplica el voltaje analógico, todos los
comparadores con voltaje analógico mayor que el voltaje de referencia de
un comparador producirán una salida alta y en los que el voltaje es menor
darán una salida baja. Las salidas obtenidas se alimentan en paralelo a un
sistema de compuertas lógico que las traduce en una palabra digital.

Al considerar las especificaciones de los ADC se encontrarán los siguientes
términos:

1 Tiempo de conversión es el tiempo necesario para completar la conversión de

la señal de entrada. Define la frecuencia superior de la señal para realizar

el muestreo sin producir una falsa duplicación; la frecuencia máxima es

1/(2 * tiempo de conversión).

2 Resolución es la señal a escala total dividida entre 2n, donde n es la cantidad

de bits. Con frecuencia se especifica sólo indicando el número de bits.

3 Error de linealidad es la desviación respecto a una línea recta que pasa por
_1
cero y a escala total. Su valor máximo es ; 2 de LSB.

La Tabla 4.1 muestra detalles de las especificaciones de los convertidores
analógico a digital más utilizados.

Tabla 4.1 ADC. ADC Tipo Resolución Tiempo de Error de linea-

(bits) conversión (ns) lidad (LSB)

ZN439 SA 8 5 000 ;1/2
ZN448E SA 8 9 000 ;1/2
ADS7806 SA 12 20 000 ;1/2
ADS7078C SA 16 20 000 ;1/2
ADC302 F 8 ;1/2
20

SA = aproximaciones sucesivas, F = Flash.

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

4.4 MULTIPLEXORES 105

Control 4.3.3 Amplificadores de muestreo y retención

− Se requiere un tiempo finito para que un ADC convierta una señal analógica a
digital y pueden surgir problemas si la señal analógica cambia durante el tiempo
+ Salida de conversión. Para resolver esto, se usa un sistema de muestreo y retención
C que muestra la señal analógica y la retiene mientras se realiza la conversión.
Entrada
analógica El circuito básico (Figura 4.15) consiste en un interruptor electrónico para
tomar la muestra, un capacitor para la retención y un seguidor de voltaje en un
Figura 4.15 Muestreador amplificador operacional. El interruptor electrónico se controla de manera que
y retén. la muestra se tome en el momento que lo dicta la entrada de control. Una vez
que el interruptor se cierre, el voltaje de entrada se aplica en el capacitor y el
4.4 Multiplexores voltaje de salida se vuelve igual al voltaje de entrada. Si el voltaje de entrada
Figura 4.16 Multiplexor. cambia mientras el interruptor está cerrado, el voltaje en el capacitor y el voltaje
de salida reflejarán el cambio. Cuando el interruptor se abre, el capacitor
retiene su carga y el voltaje de salida sigue siendo igual al voltaje de entrada en
el momento que se abrió el interruptor. El voltaje queda retenido hasta que el
interruptor se vuelve a cerrar. El tiempo necesario para que el capacitor se
cargue hasta el valor de voltaje analógico de entrada de una nueva muestra
se llama tiempo de adquisición y depende del valor de la capacitancia y de
la resistencia del circuito cuando el interruptor está conectado. Sus valores
típicos son del orden de 4 ms.

Un multiplexor es un circuito que puede recibir datos de diversas fuentes y
después seleccionar un canal de entrada para producir una salida correspon-
diente a sólo uno de ellos. En las aplicaciones que se necesita hacer mediciones
en varias ubicaciones, en vez de utilizar un ADC y un microprocesador para
cada medición, se usa un multiplexor para seleccionar cada entrada en turno
y conmutarlas a través de un solo ADC y un microprocesador (Figura 4.16).
El multiplexor es, en esencia, un dispositivo de conmutación electrónica con
el que las entradas se muestrean por turno.

Acondicionadores de señal

Salida
digital

Multiplexor ADC

Señal
muestreada

Señal de selección de canal

Un ejemplo de los tipos de multiplexores analógicos es el DG508ACJ,
el cual tiene ocho canales de entrada, cada uno con una dirección binaria de
3 bits, que se utiliza en la selección. El tiempo de transición entre cada toma
de muestras es 0.6 ms.

4.4.1 Multiplexor digital

La Figura 4.17 ilustra el principio básico de un multiplexor que se usa para
seleccionar entradas de datos digitales; para simplificar se muestra un sistema
con sólo dos canales de entrada. El nivel lógico aplicado a la entrada de selección

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

106 CAPÍTULO 4 SEÑALES DIGITALES

Figura 4.17 Multiplexor de dos & Entradas
canales. & de datos
≥1
Entradas Salida Salida
de datos
Selección
1

Selección

determina qué compuerta AND se activa para que la entrada de datos pase
por la compuerta OR y salga (vea el siguiente capítulo para una semblanza
de dichas compuertas). Existen paquetes integrados en los que se pueden
obtener varios tipos de multiplexores. El tipo 151 permite seleccionar una
línea entre ocho; el tipo 153, una línea de entre cuatro entradas, las cuales
llegan como datos en dos líneas cada una; el tipo 157 sirve para elegir una línea
entre dos entradas que llegan como datos a través cuatro líneas.

4.4.2 Multiplexación por división de tiempo

Con frecuencia se necesita que diversos periféricos compartan las mismas
líneas de entrada/salida de un microprocesador. Por lo tanto, a cada disposi-
tivo se le proporcionan los datos característicos necesarios para asignar a cada
uno una ranura de tiempo particular durante la que se transmiten datos. Esto
se llama multiplexación por división de tiempo. La Figura 4.18 ilustra
cómo se utiliza para controlar dos dispositivos de indicación. En la Figura
4.18a) el sistema no está multiplexado en tiempo, pero en la b), sí.

Figura 4.18 Multiplexación por
división de tiempo.

Microprocesador Líneas para
Microprocesador selección
de indicador

a) b)

4.5 Adquisición El término adquisición de datos, o DAQ, describe el proceso que consiste
de datos en tomar datos de los sensores e introducirlos en una computadora para pro-
Alfaomega cesarlos. Los sensores están conectados, por lo general después de algún
acondicionamiento de señal, a una tarjeta de adquisición de datos conectada
en la parte posterior de una computadora (Figura 4.19a)). La DAQ es una
tarjeta de circuito impreso para entradas analógicas, que cuenta con circuitos
para realizar funciones de multiplexión, amplificación, conversión analógica a
digital, registro y control, a fin de alimentar las señales digitales muestreadas
al sistema de computación. En la Figura 4.19b) se presentan los elementos
básicos de estas tablillas.

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

4.5 ADQUISICIÓN DE DATOS 107

Acondicionamiento

Sensores de señal

Control

Entradas Multi- Amplifi- ADC Control Registro
analógicas plexor cador y registro de datos
Tablilla de estado
DAC Computadora

a) Conector para circuitos
de la computadora
Figura 4.19 Sistema DAQ.
b)

El software de la computadora controla la adquisición de datos a través de la
tarjeta DAQ . Cuando el programa requiere la entrada de un sensor en particu-
lar, activa la tabilla enviando una palabra de control al registro de control y
estado. En esta palabra se especifica el tipo de operación que debe realizar
la tarjeta. Ésta conmuta al multiplexor con el canal de entrada respectivo. La
entrada del sensor conectada al canal de entrada en cuestión pasa por un ampli-
ficador y llega al convertidor analógico a digital. Después de la conversión, la
señal digital obtenida pasa al registro de datos y la palabra que se encuentra en
el registro de control y estado se modifica para indicar la llegada de la señal. A
continuación la computadora envía una señal para que se lean los datos y se
introduzcan en la computadora para su procesamiento. Esta señal es necesaria
para asegurar que la computadora no estará en espera sin hacer nada mientras
la tarjeta realiza su adquisición de datos, sino que la use para indicar a la compu-
tadora en qué momento concluye una adquisición; la computadora puede inte-
rrumpir los programas que esté implantado, leer los datos del DAQ y continuar
con sus programas. En sistemas más rápidos la computadora no se utiliza en la
transferencia de los datos a la memoria, sino que pasan directamente de la tar-
jeta a la memoria sin la intervención de la computadora. Esto se conoce como
direccionamiento directo de memoria (DMA).

Las especificaciones de una tablilla de DAQ incluyen la tasa de muestreo
de las entradas analógicas, que puede ser 100 kS/s (100 000 muestras por
segundo). El criterio Nyquist para muestreo indica que la frecuencia máxima
de una señal analógica que se puede muestrear con este tipo de tarjeta es
50 kHz; la tasa de muestreo debe ser el doble de la frecuencia máxima.
Además de esas funciones básicas de la tarjeta de DAQ, también pueden pro-
porcionar salidas analógicas, temporizadores y contadores que se utilizan
como disparadores del sistema sensor.

Como ejemplo de una tarjeta de bajo costo con varias funciones que se
puede utilizar con una computadora, la Figura 4.20 presenta la estructura
básica de la DAQ PC-LPM-16 de National Instruments. Esta tarjeta tiene 16
canales para entradas analógicas, una tasa de muestreo de 50 kS/s, una
entrada digital de 8 bits y una salida digital de 8 bits, así como un contador/
temporizador que también puede entregar salidas. Los canales se pueden
explorar en secuencia, haciendo una lectura por cada canal en turno, o explo-
rando en forma continua un solo canal.

4.5.1 Precisión de datos

Una ventaja del procesamiento de señal digital es que dos rangos de voltaje se usan
en lugar de los dos niveles de voltaje exactos para distinguir entre los dos estados
binarios para cada bit. De esta forma, la precisión de datos es menos afectada

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

108 CAPÍTULO 4 SEÑALES DIGITALES

Figura 4.20 Tarjeta de Elemento primero en entrar, primero en
adquisición de datos PC-LPM-16. salir, memoria temporal de muestras

en espera del comando de transferencia Amplificador Entradas analógicas

Interfase FIFO ADC Multi-
de PC plexor

Contador de digitalización

Entrada del control externo
Entrada de compuerta
Entrada/salida de la computadoraTemporiza-
Conector de entrada/salidación A/D

1 MHz Entrada de reloj

Contador/
reloj

Salida de contador/reloj

Interrup- Interrupción externa
ción Entrada digital
Salida digital
E/S digital

por el ruido, deriva, tolerancias de componentes y otros factores que provocan
las fluctuaciones en voltajes que podrían ser críticos para la transmisión como
voltajes analógicos. Por ejemplo, en un sistema 5 V, la diferencia entre los dos
estados binarios es por lo general un mínimo de 3 V. De manera que dos señales
podrían ser 0 y 5 V o 1 V y 4 V y aun ser distinguidas como 0 y 1.

Alfaomega 4.5.2 Método de paridad para la detección de error

El movimiento de datos digitales desde una locación a otra puede dar como
resultado errores de transmisión, el receptor no recibe la misma señal tal y
como fue transmitida por el transmisor como resultado del ruido electrónico en
el proceso de transmisión. Algunas veces un pulso de ruido puede ser lo sufi-
cientemente grande en algún punto para alterar el nivel lógico de la señal. Por
ejemplo, la secuencia 1001 puede ser transmitida y recibida como 1101. Para
detectar dichos errores a menudo se utiliza un bit de paridad. Un bit de pari-
dad es un 0 extra o 1 bit añadido a un grupo de código en la transmisión. En la
paridad par el valor del bit se elige de manera que el número total de los del
grupo del código, incluyendo el bit de paridad, sea un número par. Por ejemplo,
en la transmisión 1001 el bit de paridad utilizado sería 0 para dar 01001 y así
hasta un número par de unos. Al transmitir 1101 el bit de paridad usado sería
1 para dar 11101 y así hasta un número par de unos. Con el bit de paridad
impar el bit de paridad se elige de manera que el número de unos, incluido el
bit de paridad, sea impar. De esta forma, si el receptor del número de unos
en un grupo de código no da la paridad requerida, el receptor detectará que
existe un error y puede requerir que el grupo del código sea retransmitido.

Una extensión de la comprobación de paridad es la suma de verificación
en donde los bloques de código pueden comprobarse mediante el envío de una
serie de bits que representan su suma binaria. La paridad y las sumas de veri-
ficación sólo pueden detectar errores simples en bloques de código; los errores
dobles quedan sin detectarse. Asimismo, el error no está localizado de manera
que el receptor puede realizar dicha corrección. Se han ideado varias técnicas
de detección y métodos para señalar los errores.

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

4.6 PROCESAMIENTO DE SEÑALES DIGITALES 109

4.6 Procesamiento
de señales El término procesamiento de señales digitales o procesamiento de
digitales señales en tiempo discreto se refiere al procesamiento que realiza el micro-
procesador a una señal. Las señales digitales son señales de tiempo discreto, es
decir, no son funciones continuas del tiempo, sino que existen sólo en mo-
mentos discretos. En el acondicionamiento de señales analógicas se necesitan
componentes como amplificadores y circuitos de filtrado, en cambio, el acon-
dicionamiento de una señal digital se puede llevar a cabo mediante un pro-
grama en un microprocesador, es decir, procesando la señal. Para modificar las
características de un filtro usado para señales analógicas es necesario cambiar
los componentes del hardware; mientras que, para modificar las características
de un filtro digital todo lo que se necesita es cambiar el software, es decir, el
programa de instrucciones dado al microprocesador.
En la entrada de un sistema de procesamiento de señales digitales se recibe
una palabra que representa la magnitud de un pulso y se produce la salida de
otra palabra. El pulso de salida en un instante determinado se calcula en el
sistema como el resultado de procesar la entrada actual del pulso presente,
junto con el producto de las entradas de pulsos anteriores y, quizá, de salidas
anteriores del sistema.
Por ejemplo, el programa que usa el microprocesador puede leer el valor de
la entrada actual y agregarle el valor de la entrada actual y a la salida anterior,
con lo cual se obtiene una nueva salida. Suponiendo que la entrada actual es el
k-ésimo pulso de la secuencia de pulsos de entrada, la representación de este
pulso es x[k] La k-ésima salida de una secuencia de pulsos se representa como
y[k] La salida anterior, es decir, el pulso (k - 1) se representa como y[k - 1].
Por lo tanto, el programa que produce una salida que resulta de sumar el valor
de la entrada actual al valor de la salida anterior, se representaría como:

y[k] = x[k] + y[k - 1]

Esta ecuación se conoce como ecuación en diferencias. Representa la
relación entre la salida y la entrada de un sistema de tiempo discreto y es
comparable con una ecuación diferencial que se usa para describir la relación
entre la salida y la entrada de un sistema cuyas entradas y salidas varían de
manera continua en el tiempo.

En una ecuación en diferencias, suponer que la entrada es una señal senoidal
muestreada que da la siguiente secuencia de pulsos:

0.5, 1.0, 0.5, -0.5, -1.0, -0.5, 0.5, 1.0, . . .

La magnitud del pulso de entrada en k = 1 es 0.5. Suponiendo que la salida
anterior fue cero, entonces y[k - 1] = 0 por lo que y[1] = 0.5 + 0 = 0.5. La
magnitud del pulso de entrada en k = 2 es 1.0 por lo que y[2]= x [2] + y[2-1]=
1.0 + 0.5 = 1.5. La magnitud del pulso de entrada en k = 3 es 0.5 por lo que
y[3]= x[3] + y[3-1]= 0.5 + 1.5 = 2.0. La magnitud del pulso de entrada en
k = 4 es -0.5, por lo que y[4]= x[4] + y[4-1] = -0.5 + 2.0 = 1.5. La magnitud
del pulso de entrada en k = 5 es -1.0, por lo que y[5]= x[5] + y[5-1]= -1.0 +
1.5 = 0.5. La salida está formada, entonces, por los pulsos:

0.5, 1.5, 2.0, 1.5, 0.5,…

Se podría continuar de esta manera hasta obtener la salida para todos los
pulsos.

Otro ejemplo de ecuación en diferencias sería:

y[k] = x[k] + ay[k - 1] - by[k - 2]

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

110 CAPÍTULO 4 SEÑALES DIGITALES

x x[k] La salida es el valor de la entrada actual más a veces la salida anterior, menos
x[k − 1] b veces la última salida excepto una. Si a = 1 y b = 0.5, y se supone que la
entrada es la señal senoidal muestreada antes, la salida ahora es:
T Tiempo
0.5, 1.5, 1.75, 0.5, -1.37, . . .
Figura 4.21 Integración.
También existe una ecuación en diferencias que produce una salida similar
a la que se habría obtenido mediante la integración de una señal continua en
el tiempo. La integración de esta señal entre dos instantes se puede considerar
como el área bajo la curva de la función continua en el tiempo entre esos dos
instantes. Así se consideran dos señales en tiempo discreto, x[k] y x[k - 1] que
ocurren con un intervalo, T, entre ellas (Figura 4.21), el cambio en el área es
–21 T(x[k] + x[k - 1]. Entonces, si la salida es la suma del área anterior y el
cambio en esta área, la ecuación en diferencias es:

y[k] = y[k - 1] + 12T(x[k] + x[k - 1])

Esto se conoce como aproximación de Tustin para la integración.
La diferenciación se puede aproximar determinando la tasa de cambio de una
entrada. Si la entrada cambia de x[k - 1] a x[k] en un tiempo T, la salida es:

y[k] = (x[k] - x[k - 1])>T

Resumen La conversión analógica a digital incluye la conversión de señales analógi-
cas en palabras binarias. Un reloj ofrece una señal de tiempo regular al conver-
Problemas tidor analógico a digital (ADC) y muestrea la señal analógica en cada pulso del
reloj. Entonces, una unidad muestreada y de retención conserva cada valor
Alfaomega muestreado hasta que ocurra el siguiente pulso. Las formas de ADC son las
aproximaciones sucesivas, la rampa, la doble rampa y el instantáneo o flash.

Una conversión digital a analógica implica la conversión de una palabra
binaria dentro de una señal analógica. Algunas formas de convertidores digitales
a analógicos (DAC) son los de resistores ponderados y la escalera R-2R.

Un multiplexor es un circuito que es capaz de tener entradas de datos
desde varias fuentes y luego, mediante la selección de un canal de entrada,
ofrece una salida para uno solo de ellos.

El término adquisición de datos, o DAQ, se emplea para el proceso de
datos tomados desde sensores y el ingreso de datos dentro de una computadora
para procesamiento.

El término procesamiento de señales digitales o procesamiento de
señales en tiempo discreto de señales se emplea para el procesamiento
aplicado a una señal mediante un microprocesador.

4.1 ¿Cuál es la resolución de un ADC con una longitud de palabra de 12 bits y un
rango de entrada de señal analógica de 100 V?

4.2 Un sensor ofrece una salida analógica de máximo 5 V. ¿Qué longitud de pala-
bra se requiere para un ADC si debe haber una resolución de 10 mV?

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

PROBLEMAS 111

4.3 Una escalera R-2R DAC de resistores tiene su alimentador de salida de circuito
a través de un amplificador operacional invertido con una retroalimentación de
resistencia de 2R. Si el voltaje de referencia es de 5 V, determina la resolución
del convertidor.

4.4 Para un resistor ponderado DAC binario, ¿cómo deben ponderarse los valores
de las resistencias de la entrada para un DAC de 4 bits?

4.5 ¿Cuál es la conversión de tiempo para un ADC de 12 bits con una frecuencia
de reloj de 1 MHz?

4.6 En el monitoreo de las entradas desde un número de termopares se utiliza
la siguiente secuencia de módulos para cada termopar en su interfase con un
microprocesador.

Protección, compensación unión fría, amplificación, linealización, muestreo
y retención, convertidor analógico a digital, buffer, multiplexor.

Explique la función de cada uno de los módulos.

4.7 Sugiera los módulos que puedan necesitarse para realizar la interfase de la
salida de un microprocesador con un actuador.

4.8 Para el resistor ponderado DAC de 4 bits que se muestra en la Figura 4.5,
determine la salida desde el resistor al amplificador para entradas de 0001, 0010,
0100 y 1000 si las entradas son 0 V para un lógico 0 y 5 V para un lógico 1.

4.9 Si el resistor más pequeño en un resistor ponderado DAC de 16 bits es R,
¿qué tan grande necesitaría ser el resistor más largo?

4.10 Un ADC de rampa de 10 bits tiene una entrada de escala completa de 10 V.
¿Cuánto tomará convertir dicha entrada de escala completa si el periodo del
reloj es 15 ms?

4.11 Para un ADC de 12 bits con entrada de escala completa, ¿qué tanto más
rápida serán las aproximaciones sucesivas ADC en comparación con una
rampa ADC?

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

Capítulo cinco Lógica digital

Objetivos

Después de estudiar este capítulo, el lector debe ser capaz de:
• Reconocer los símbolos de las compuertas lógicas, AND, OR, NOT, NAND, NOR y XOR y utilizar tales

compuertas en aplicaciones, reconociendo el significado de familias lógicas.
• Explicar cómo los flip-flops (biestables) SR, JK y D pueden utilizarse en sistemas de control.
• Explicar la operación de decodificadores y el temporizador 555.

5.1 Lógica digital

Muchos sistemas de control tienen el propósito de activar o desactivar even-
tos, cuando se cumplen ciertas condiciones. Por ejemplo, en la lavadora
doméstica el calentador sólo se enciende cuando la tina tiene agua y el nivel es
el correcto. Ese tipo de control usa señales digitales donde sólo hay dos nive-
les de señal posibles. Los circuitos digitales son la base de las computadoras
digitales y de los sistemas controlados con microprocesadores.

Con el control digital, por ejemplo, en el caso de la lavadora, la entrada
de agua se activa cuando la puerta está cerrada y se alcanza determinado mo-
mento del ciclo de lavado. Hay dos señales de entrada que pueden ser sí o no,
y una señal de salida que puede ser sí o no. Aquí, el controlador se programa
de manera que sólo produzca una salida de sí, si ambas señales de entrada son
sí, es decir, si las entradas A y B son 1, entonces la salida será 1. Se dice que
la operación anterior está controlada por una compuerta lógica, en este
ejemplo es una compuerta AND. Muchas máquinas y procesos se controlan
de esta manera. El término lógica combinacional se refiere a la combina-
ción de dos o más compuertas lógicas básicas para obtener una función
requerida. Por ejemplo, puede requerirse una alarma al encender un auto-
móvil con una puerta abierta, o si las luces interiores están encendidas y la
puerta del conductor se abre. La lógica combinacional depende sólo de los
valores de las entradas en un determinado instante de tiempo.

Además de estudiar el tema de lógica combinacional, en este capítulo
también se tratará la lógica secuencial. Estos circuitos digitales se usan
para controlar un conjunto de eventos en una secuencia específica dictada
por un reloj de control o por señales de activación-desactivación. Estos son
los circuitos de lógica combinados con memoria. De esta manera, el tempo-
rizador o historia secuencial de las señales de entrada juegan una parte en la
determinación de la salida.

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

5.2 COMPUERTAS LÓGICAS 113

5.2 Compuertas
lógicas Las compuertas lógicas son los bloques de construcción básicos para los

circuitos electrónicos digitales.

5.2.1 Compuerta AND

Suponga que tiene una compuerta que ofrece una salida alta sólo cuando la
entrada A y la entrada B son altas; para todas las otras condiciones ésta ofrece
una salida baja. Ésta es una compuerta lógica AND. Podemos visualizar la
compuerta AND como un circuito eléctrico que incluye dos interruptores en
series (Figura 5.1a)). Sólo cuando un interruptor A y uno B están cerrados
hay una corriente. Se han utilizado diferentes juegos de símbolos de circuitos
estándar para compuertas lógicas, cuya forma principal es originada en
Estados Unidos. Sin embargo, ahora se está desarrollando una forma estándar
internacional (IIEE/ANSI), ésta le quita la forma característica y utiliza un
rectángulo con la función lógica escrita adentro. En la Figura 5.1b) se muestra
la forma estadounidense del símbolo empleado para una compuerta AND y
(c) muestra la nueva forma estandarizada, el símbolo & indica AND. Ambas
formas se utilizarán en este libro. Como se ilustra en la figura, se puede expre-
sar la relación entre las entradas y las salidas y una compuerta AND en la
forma de una ecuación, conocida como ecuación booleana (vea el apéndice
C). La ecuación booleana para la compuerta AND se escribe así:

A#B = Q

Figura 5.1 Compuerta AND: AB A Salidas A Salidas
a) representada por interruptores, a) Entradas A .B Entradas & A .B
b) símbolos estadounidenses, y
c) nuevos símbolos estandarizados. B B

b) c)

Un ejemplo de una compuerta AND es el sistema de control interblo-
queo para una máquina herramienta con el guardia de seguridad en su lugar,
una señal 1 y la potencia, encendida, con señal 1, entonces se da una salida, una
señal 1, y la máquina funciona. Otro ejemplo es una alarma de intrusión en que
ofrece una salida, el sonido de alarma, al encenderse la alarma y cuando se abre
una puerta para activar un sensor.

La relación entre las entradas para una compuerta lógica y las salidas puede
tabularse en una forma conocida como tabla de verdad. Esto especifica las
relaciones entre las entradas y salidas. De esta manera, para una compuerta
AND con entradas A y B y una entrada sencilla Q tendremos una salida 1
cuando y sólo cuando, A = 1 y B = 1. Todas las otras combinaciones de A y B
generarán una salida 0. Por lo tanto, se puede escribir la tabla de verdad como
sigue:

Entradas Salidas
Q
AB
0
00 0
01 0
10 1
11

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

114 CAPÍTULO 5 LÓGICA DIGITAL

Imagine qué sucede cuando se tienen dos entradas digitales que son fun-
ciones de tiempo, como en la Figura 5.2. A esta figura se le refiere como un
diagrama de tiempos de compuerta AND. Sólo habrá una salida desde la
compuerta AND cuando cualquiera de las entradas es alta y por lo tanto
es como se muestra en la siguiente figura.

Figura 5.2 Compuerta AND. A
B

Q
Tiempo

5.2.2 Compuerta OR

La compuerta OR produce una salida de 1 cuando las entradas A o B son 1.
Se puede visualizar esta compuerta como un circuito eléctrico en el que hay
dos interruptores en paralelo (Figura 5.3a)). Cuando alguno de los interrup-
tores A o B está cerrado, entonces circula la corriente. En las compuertas OR
puede haber más de dos entradas. La tabla de verdad de esta compuerta es:

Entradas Salidas
Q
AB
0
00 1
01 1
10 1
11

Figura 5.3 Compuerta OR: A
a) representación por
interruptores, b) símbolos, AA Salidas
c) diagramas de tiempos. Salidas

B Entradas A+B Entradas ≥1 A+B

BB

a) b)

Alfaomega A

B

Q
Tiempo

c)

La ecuación booleana de la compuerta OR se puede expresar como:
A+B=Q

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

5.2 COMPUERTAS LÓGICAS 115

Los símbolos de una compuerta OR se muestran en la Figura 5.3b); usa un
signo mayor que o igual a 1 para representar esta compuerta dado que la fun-
ción OR es verdadera si por lo menos una de las entradas es verdadera. La
Figura 5.3c) muestra un diagrama de tiempos.

5.2.3 Compuerta NOT

La compuerta NOT sólo tiene una entrada y una salida: la salida es 1 cuando la
entrada es 0 y es 0 cuando la entrada es 1. La compuerta NOT produce una
salida igual al inverso de la entrada y se conoce como inversor. La Figura 5.4a)
muestra los símbolos que se usan para una compuerta NOT. El 1 que repre-
senta a NOT en realidad simboliza la identidad lógica, por ejemplo, no opera-
ción, y la inversión se representa por el círculo en la salida. Así, si se tiene una
entrada digital que varía con el tiempo, como en la Figura 5.4b), la variación de
salida con el tiempo es a la inversa.

Figura 5.4 compuerta NOT. Salida Salida A
A− Q
A A 1
Entrada
A− Entrada

a) b)

La tabla de verdad de la compuerta NOT es:

Entrada Salida
A Q

0 1
1 0

La ecuación booleana que describe la compuerta NOT es:

A =Q

La barra sobre la letra indica que se utiliza la inversa o complemento; por lo
tanto, la barra sobre la A indica que la salida Q es igual al inverso del valor A.

5.2.4 Compuerta NAND

La compuerta NAND se puede considerar como una combinación de una
compuerta AND seguida de una compuerta NOT (Figura 5.5a)). Así, cuando
la entrada A es 1 y la B es 1, la salida es 0; las demás entradas dan una salida
de 1.

La compuerta NAND corresponde en forma exacta a la tabla de verdad de
la compuerta AND con las salidas invertidas. Otra manera de considerar
esta compuerta es como una compuerta AND en cuyas entradas se conecta
una compuerta NOT para invertir las entradas antes de que lleguen a la com-
puerta AND. La Figura 5.5b) muestra los símbolos usados para la compuerta

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

116 CAPÍTULO 5 LÓGICA DIGITAL

Figura 5.5 Compuerta NAND. A Salidas A Salidas
Entradas A.B Entradas A.B
A.B
B B

A

A Salidas A Salidas B
Entradas & A.B Q
& A.B 1 Entradas
B A.B
B

a) b) c)

NAND los cuales corresponden al símbolo de la compuerta AND seguido
del círculo que indica la inversión. La siguiente es la tabla de verdad:

Entradas Salidas
Q
AB
1
00 1
01 1
10 0
11

La ecuación booleana que describe la compuerta NAND es

A#B = Q

La Figura 5.5c) muestra la salida que ocurre para una compuerta NAND
cuando sus dos entradas son señales digitales que varían con el tiempo. Sólo
hay una salida baja cuando ambas entradas son altas.

5.2.5 Compuerta NOR

La compuerta NOR se puede considerar como una combinación de una com-
puerta OR seguida de una compuerta NOT (Figura 5.6a)). Cuando la entrada
A o la entrada B es 1, se produce una salida de 0. Se trata de la misma com-
puerta OR, pero con las salidas invertidas. Otra manera de interpretar esta
compuerta es como una compuerta OR en cuyas entradas se conectan com-
puertas NOT para invertir la entrada antes de que llegue a la compuerta OR.
La Figura 5.6b) muestra los símbolos que se usan para la compuerta NOR; es
el símbolo OR seguido por el círculo para indicar la inversión.

Figura 5.6 Compuerta NOR. A Salidas A Salidas
Entradas A+B Entradas A+B
A+B A
B B

A ≥1 1 Salidas A ≥1 Salidas B
Entradas A+B A+B Entradas b) A+B Q
a)
B B

c)

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

5.2 COMPUERTAS LÓGICAS 117

La ecuación booleana para la compuerta NOR es
A+B=Q

La tabla de verdades para la compuerta NOR y la Figura 5.6c) muestra su
diagrama de tiempos:

Entradas Salidas
Q
AB
1
00 0
01 0
10 0
11

5.2.6 Compuerta XOR

La compuerta EXCLUSIVE-OR (XOR) se puede considerar como una com-
puerta OR con una compuerta NOT aplicada a una de las entradas para
invertirla antes de que llegue a la compuerta OR (Figura 5.7a)). También se
puede considerar como una compuerta AND con una de sus entradas conec-
tada a una compuerta NOT para invertirla antes de que llegue a la compuerta
AND. Los símbolos se muestran en la Figura 5.7b): el = 1 indica que la salida
es verdadera si sólo una entrada es verdadera. La siguiente es la tabla de ver-
dad y la Figura 5.7c) muestra un diagrama de tiempos:

Figura 5.7 Compuerta XOR. A Salidas A Salidas
A+B B A+B
Entradas
B

A

A Salidas A Salidas B
B Q
Entradas ≥1 =1
B A+B A+B

1

a) b) c)

Entradas Salidas
AB Q

00 0
01 1
10 1
11 0

5.2.7 Combinación de compuertas

En apariencia, para construir sistemas lógicos se requiere una variedad de
compuertas. Sin embargo, como se muestra a continuación es posible cons-
truir todo tipo de compuertas a partir de una sola. Considere la combinación
de las tres compuertas NOR que muestra la Figura 5.8.

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

118 CAPÍTULO 5 LÓGICA DIGITAL

Figura 5.8 Tres compuertas A C A C
NOR. Entradas D Q ≥1

B Salidas D Q
≥1 ≥1
B

La tabla de verdad con sus salidas intermedias y finales es la siguiente:

AB C DQ

00 1 10
01 1 00
10 0 10
11 0 01

El resultado es el mismo que el de una compuerta AND. Si a continuación de
este conjunto de compuertas se coloca una compuerta NOT, se obtiene una
tabla de verdad igual a la de una compuerta NAND.

La Figura 5.9 muestra una combinación de tres compuertas NAND. Su
tabla de verdad, con las salidas intermedias y finales, es la siguiente:

AB C DQ

00 1 10
01 1 01
10 0 11
11 0 01

Figura 5.9 Tres compuertas A C A C
NAND. Entradas D Q &

B Entradas D Q
& &
B

El resultado obtenido es el de una compuerta OR. Si se siguiera este
conjunto por una compuerta NOT, se obtendría una tabla de verdad igual
a la de una compuerta NOR.

Los dos ejemplos anteriores de combinaciones de compuertas muestran
cómo usar un tipo de compuerta, NOR o NAND, para reemplazar otras com-
puertas, siempre y cuando se utilice más de una. También es posible combi-
nar compuertas para obtener circuitos complejos de compuertas así como
circuitos secuenciales.

Existen compuertas lógicas en forma de circuito integrados. Los fabricantes
han estandarizado la numeración de sus configuraciones para que los números
de sus partes básicas sean iguales sin importar el fabricante. Por ejemplo, la
Figura 5.10a) muestra las compuertas con las que cuenta el circuito integrado
7408; tiene cuatro compuertas AND de dos entradas y viene en una base de
14 terminales. La alimentación se conecta en las terminales 7 y 14 las cuales
alimentan el voltaje de las cuatro compuertas AND. Para indicar en

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

5.2 COMPUERTAS LÓGICAS 119

Figure 5.10 Circuitos 1 14 VCC 1 14 VCC
integrados: a) 7408, b) 7402. 2 13 2 13
3 12
4 12 3 11
5 10
6 11 4 9
TIERRA 7 8
10 5

96

8 TIERRA 7

a) b)

cuál de los extremos de la base se encuentra la terminal 1, se hace una muesca
entre las terminales 1 y 14. El circuito integrado 7411 tiene tres compuertas
AND y cada una tiene tres entradas; el circuito integrado 7421 tiene dos com-
puertas AND cada una con cuatro entradas. En la Figura 5.10b) se muestra el
circuito integrado 7402. Éste tiene cuatro compuertas NOR de dos entradas
cada una, en una base de 14 terminales; la alimentación se conecta en las ter-
minales 7 y 14. El circuito integrado 7427 tiene tres compuertas, cada una con
tres entradas; el circuito integrado 7425 tiene dos compuertas, cada una
con cuatro entradas.

Para conocer cómo la algebra booleana, las técnicas como la ley de De
Morgan y los mapas de Karnaugh se pueden utilizar para generar las funcio-
nes lógicas requeridas desde las compuertas lógicas, vea el Apéndice C.

5.2.8 Familias lógicas y circuitos integrados

Para poder implementar diseños lógicos digitales se requiere entender qué
significan las familias lógicas y sus diferentes principios de operación. Los
circuitos integrados hechos con la misma tecnología y características eléctricas
comprenden una familia lógica. Entre las familias más comunes están tran-
sistor-transistor lógico (TTL), semiconductor complementario metal-óxido
(CMOS) y el emisor acoplado lógico (ECL). Los parámetros generales son:

1 Nivel lógico, es decir, el rango de niveles de voltaje que puede correspon-
der a los estados binarios 1 y 0. Para la serie estándar 74XX TTL, el voltaje
garantizado para registrarlo como binario 0 está entre 0 y 0.4 V y para el
binario 1 es entre 2.4 V y 5.0 V. Para el CMOS los niveles dependen
del voltaje alimentado VDD que se emplee, el cual puede ser desde +3 V
hasta +15V y el voltaje máximo para el lógico 1 es de 0.3 VDD en tanto que
el mínimo para el lógico 1 es 0.7 VDD.

2 Inmunidad contra el ruido o margen de ruido, es decir, la capacidad
del circuito de tolerar ruido sin ocasionar cambios espurios en el voltaje de
salida. Para la serie estándar 74XXTTL, el margen de ruido es 0.4 V. Por
tanto 0.4 V es el margen que se puede aceptar en las entradas lógico 0 y
lógico 1 y que lo registrarán como 0 y como 1. Para el CMOS el margen
de ruido depende del voltaje alimentado y es de 0.3 VDD.

3 Apertura, es decir, la cantidad de entradas de compuerta que puede con-
trolar una salida de compuerta estándar al tiempo que conserva los niveles
LOW o HIGH deseados. Esto se determina por cuánta corriente puede
abastecer una compuerta y cuánta se necesita para controlar una. Para una
compuerta TTL estándar la apertura es de 10, para el CMOS es de 50 y de
25 para el ECL. Si hay más compuertas conectadas a la compuerta contro-
ladora, entonces no abastecerá la corriente suficiente para controlarlas.

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

120 CAPÍTULO 5 LÓGICA DIGITAL

4 Abastecimiento de corriente o acción de disminución de corriente, es
decir, cómo fluye la corriente entre la salida de una compuerta lógica y la
entrada de otra. Para que una compuerta conduzca a otra con abastecimiento
de corriente, la compuerta controladora en alta suministra una corriente para
la entrada de la siguiente compuerta. Pero con la disminución de corriente la
compuerta controladora en baja recibe una corriente de vuelta desde la com-
puerta controladora. Las compuertas TTL operan con este tipo de corriente.

5 Tiempo de retardo de propagación, es decir, qué tan pronto responde un
circuito digital ante un cambio a nivel de entrada. Por lo común las compuer-
tas TTL se retardan de 2 a 40 ns, lo que hace por lo general alrededor de 5 a
10 veces más rápido que las compuertas CMOS, pero más lento que las com-
puertas ECL, las cuales suelen tener retardos de propagación de 2 ns.

6 Consumo de potencia, es decir, la cantidad de potencia que la com-
puerta lógica consumirá a partir del abastecimiento de potencia. La TTL
consume unos 10 mW por compuerta en tanto que el CMOS no consume
potencia a menos que esté en punto de interruptor. El ECL consume de
15 a 60 mW por compuerta.

Los principales criterios implicados en la determinación de qué familia
lógica utilizar son el retardo de propagación y el consumo de potencia. La
ventaja mayor del CMOS sobre el TTL es el menor consumo de potencia, lo
que lo hace ideal para equipos operados por baterías. Es posible que circuitos
integrados por familias lógicas diferentes se puedan conectar entre sí, pero se
deben utilizar técnicas especiales de interfase.

La familia TTL se utiliza ampliamente y se ha de identificar como la serie
74XX. Hay multiplicidad de formas; una de las típicas el TTL estándar es el
7400 cuya disipación de potencia es de 10 mW y un retardo de propagación de
10 ns. El TTL Schottky de baja potencia (LS) e el 74LS00 con una disipación
de potencia de 2 mW y el mismo tiempo de retardo de propagación. El TTL
Schottky de baja potencia avanzado (ALS) es el 74ALS00 y es más rápido y
disipa inclusive potencias más bajas; el retardo de propagación llega a 4 ns
y la disipación de potencia es de 1 mW. El rápido TTL(F) es el 74F00 y tiene
un retardo de propagación de 3 ns y una disipación de potencia de 6 mW.

La familia del CMOS incluye la serie de lo 4000, la cual tenía la ventaja de
la disipación de baja potencia sobre la serie TTS, pero por desgracia era muy
lenta. La serie 40H00 era más rápida pero todavía más lenta que TTL(LS). La
serie 74C00 se desarrolló para que fuera de clavija compatible con la familia
TTL, utilizando el mismo sistema de numeración pero empezando con 74C.
Aun cuando tenía una ventaja de potencia sobre la familia TTL, aún así era
más lenta. Las 74HC00 y 74HCT00 son más rápidas y sus velocidades son
comparables con las de la serie TTL(LS).

5.3 Aplicaciones de
las compuertas Los siguientes son algunos ejemplos de aplicaciones sencillas de las compuer-

lógicas tas lógicas.

Alfaomega 5.3.1 Generadores de paridad

En el capítulo anterior se mostró cómo se usan los bits de paridad para detectar
errores. Se añade un solo bit a cada bloque de código para forzar la cantidad de
unos en el bloque, incluyendo el bit de paridad, y obtener un número impar,
en caso de utilizar la paridad impar o un número par, si se usa la paridad par.

La Figura 5.11 muestra un circuito con compuertas lógicas que se usa para
determinar y agregar el bit de paridad apropiado. El sistema utiliza compuertas

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

5.3 APLICACIONES DE COMPUERTAS LÓGICAS 121

Figura 5.11 Generador de bits de b0 =1
paridad. b1 =1

Bloque b2 =1
de bits b3
b4
=1 Bit de
Bit prejuzgado paridad
=1

Bloque b0
de bits b1

b2 Bit de
b3 paridad
b4

Bit prejuzgado

XOR; en este caso, si todas las entradas son 0, o todas son 1, la salida es 0; y
si las entradas no son iguales, la salida es un 1. Se verifican los pares de bits
se produce una salida 1 si no son iguales. Si se requiere paridad impar, el bit
prejuzgado es 0; si se usa paridad par es 1. El bit prejuzgado que sea adecuado
se incorpora a la señal para su transmisión. Este mismo circuito se utiliza para
verificar la paridad en el receptor, siendo la salida final igual a 1 cuando hay
un error. Estos circuitos están disponibles como circuitos integrados.

5.3.2 Comparador digital

Un comparador digital se usa para comparar dos palabras digitales con objeto
de saber si son exactamente iguales. Ambas se comparan bit por bit y si son
iguales el resultado es 1. Para comparar la igualdad de dos bits se puede usar
una compuerta XOR; si ambos bits son 0 o 1, la salida es 0; si no son iguales,
la salida es 1. Para obtener una salida 1 cuando ambos bits son iguales hay que
añadir una compuerta NOT; esta combinación de XOR y NOT se conoce
como compuerta XNOR. Para comparar cada par de bits en dos palabras se
necesita una compuerta XNOR. Si los pares consisten en los mismos bits, la
salida de cada compuerta XNOR es un 1. Podemos utilizar una compuerta
AND para obtener una salida 1 cuando en todas las salidas de las compuertas
XNOR son unos. La Figura 5.12 muestra el sistema correspondiente.

Figura 5.12 Comparador. a0 a0
=1 b0

b0 a1
b1
a1 &
=1 a2
b2
b1
a3
a2 b3
=1

b2

a3
=1

b3

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

122 CAPÍTULO 5 LÓGICA DIGITAL

Los comparadores digitales están disponibles como circuitos integrados y
en general no sólo son capaces de determinar sólo si dos palabras son iguales,
sino también cuál de ellas es la mayor. Por ejemplo, el comparador de 4 bits
7485 compara dos palabra de 4 bits, A y B, su terminal 5 produce una sali-
da 1 de la terminal 6 si A es igual a B y una salida 1 de la terminal 7 si A es
menor que B.

5.3.3 Codificador

La Figura 5.13 muestra un sistema sencillo mediante el cual un controlador
puede enviar una señal digital codificada para un conjunto de semáforos de
manera que el código determine qué luz, roja, ámbar o verde cambiará. Para
iluminar la luz roja se podría utilizar la señal transmitida A = 0, B = 0, para la luz
ámbar A = 0, B = 1 y para la luz verde A= 1, B = 0. Se pueden cambiar las luces
empleando esos códigos al usar tres compuertas AND y dos compuertas NOT.

Figura 5.13 Semáforos. A

Rojo A & Rojo

BB

Ámbar & Ámbar

Verde & Verde

5.3.4 Convertidor de código

Salida En muchas aplicaciones es necesario cambiar datos de un tipo de código a

decimal otro. Por ejemplo, la salida de un microprocesador puede ser BCD (código

0 binario decimal) y es necesario transformarla en un código que permita su

1 presentación en un display de siete segmentos. El término decodificación

LSB de datos se refiere al proceso de conversión de un grupo de código, por
Entrada 2 ejemplo, BCD, binario, hexadecimal, en una salida activa individual que
BCD de
3 represente ese grupo. Un decodificador tiene n líneas de entrada binarias para
4 bits
MSB 4 la entrada codificada de una palabra de n bits y cuenta con m líneas de salida

Figura 5.14 Decodificador de manera que sólo una línea se activa para una posible combinación de entra-
5 das; por ejemplo, sólo una línea de salida proporciona una salida para un

6 código de entrada de palabra. Por ejemplo, un decodificador BCD a decimal

7 tiene un código de entrada de 4 bits y 10 líneas de salida, de manera que una

particular entrada BCD causará la activación exclusiva de una de las líneas de
8 salida, de esta manera se indica un número decimal particular por cada línea

9 de salida correspondiente a un número decimal (Figura 5.14).

Decodificador. Entonces, en general, un decodificador es un dispositivo que ve sus entra-
das y determina qué número está ahí, y activa la salida que corresponde a ese

número. Los decodificadores se usan ampliamente en circuitos con micropro-

cesadores. Los decodificadores pueden tener una salida activa alta, y las inac-

tivas bajas; o bien, la salida activa baja y las inactivas altas. En las salidas activas

altas, el decodificador se construye utilizando compuertas AND, mientras que

para salidas activas bajas se utilizan compuertas NAND. La Figura 5.15 mues-

tra la configuración de un decodificador BCD a decimal para una salida activa

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

5.3 APLICACIONES DE COMPUERTAS LÓGICAS 123

Entrada 1 Salidas Salidas
BCD &9 9
8
D Entrada 7
1 & 8 BCD 6
5
D 4
3
&7 2
1
C 1 &6 0
1 C

&5

B 1 &4
1 B

&3

A 1 &2
1
A
&1

&0

Entradas Salidas

ABCD0 1 2 3 4 5 6 7 8 9

00000111111111
00011011111111
00101101111111
00111110111111
01001111011111
01011111101111
01101111110111
01111111111011
10001111111101
10011111111110
10101111111111
10111111111111
11001111111111
11011111111111
11101111111111
11111111111111

Figura 5.15 Decodificador BCD a decimal: 1 = ALTO, 0 = BAJO. Alfaomega
MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

124 CAPÍTULO 5 LÓGICA DIGITAL
Alfaomega
baja y se presenta la tabla de verdad resultante. Este tipo de decodificador está
disponible como circuito integrado; por ejemplo, el 74LS145.

Uno de los decodificadores que más se utiliza es el BCD a siete, por ejem-
plo, el 74LS244, para tomar entrada BCD de 4 bits y producir una salida que
alimente un display de siete segmentos.

El término decodificador de 3 líneas a 8 líneas se utiliza cuando un
decodificador tiene tres líneas de entrada y ocho de salida. Éste toma el número
binario de 3 bits y activa una de las ocho salidas que corresponden a ese
número. En la Figura 5.16 se muestra cómo se puede implementar dicho deco-
dificador, a partir de compuertas lógicas y su tabla de verdad.

Algunos decodificadores cuentan con uno o más entradas HABILITADAS
que se usan para controlar la operación del decodificador. De esta manera, con
la línea de HABILITACIÓN ALTA el decodificador funcionará en su forma

Entradas Salidas Salidas
1 &0 0

A Entradas 1

&1 A

1 &2 B 2
B &3 3
4
1 &4 C
C

&5 5

&6 6

&7 7

Entradas Salidas

CBA0 1 2 3 4 5 6 7

00010000000
00101000000
01000100000
01100010000
10000001000
10100000100
11000000010
11100000001

Figura 5.16 Decodificador de 3 líneas a 8 líneas.
MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

5.3 APLICACIONES DE COMPUERTAS LÓGICAS 125

Salidas
0

Habilitar 1
3 2
2 3
1

Entradas 4
A 5
6
B 7

C

Habilitar Entradas Salidas
E1 E2 E3 CBA 01234567

1 XX XXX 11111111
X1X XXX 11111111
XX 0 XXX 11111111
001 000 01111111
001 001 10111111
001 010 11011111
001 011 11101111
001 100 11110111
001 101 11111011
001 110 11111101
001 111 11111110

Figura 5.17 El 74LS138: 1 = ALTO, 0 = BAJO, X = no es importante.

normal y las entradas determinarán cuál salida es ALTA; con la línea HABI-
LITADA BAJA todas las salidas son sostenidas en cuanto a las entradas. La
Figura 5.17 muestra un decodificador usado de manera frecuente de 3 líneas
a 8 líneas con esta instalación, el 74LS138. Note que las salidas son activo
BAJAS en lugar de activo ALTAS de la Figura 5.16, y el decodificador tiene
tres líneas HABILITADAS con los requerimientos para el funcionamiento
normal que E1 y E3 son BAJOS y E3 es ALTO. Todas las otras variaciones
dan como resultado el decodificador desabilitado y sólo una salida ALTA.

La Figura 5.18 muestra el tipo de respuesta que se puede obtener del
decodificador 74LS138 para diferentes entradas.

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

126 CAPÍTULO 5 LÓGICA DIGITAL

Figura 5.18 El 74LS138. E1
A
A1 16 +5 V B
0 C
B2 15 1 0
2 1
C3 14 3 2
4 3
E1 4 13 5 Salidas 4
E2 5 12 6 5
6 11 6
E3 7 10 7
+5 V
Salir 7

Tierra 89
74LS138

Un decodificador 74LS138 se puede utilizar con un microprocesador con
la HABILITACIÓN empleada para el interruptor en el decoficador y luego
depender de la salida desde tres líneas de salida desde el microprocesador de
manera que una de las ocho salidas decodificadoras reciben la salida BAJA con
todas las otras dejando la ALTA. Así, podemos considerar cada dispositivo de
salida para tener una dirección, por ejemplo, un número de salida binario,
de forma que cuando un microprocesador envíe una dirección al decodifica-
dor éste activa el dispositivo que ha sido asignado a esa dirección. El 74LS138
puede entonces ser transferido como un decodificador de dirección.

5.4 Lógica Los circuitos lógicos mencionados en secciones anteriores de este capítulo son
secuencial ejemplos de sistemas de lógica combinacional. En estos sistemas, la salida está
definida por la combinación de las variables de entrada en un instante dado. Por
Figura 5.19 Lógica secuencial. ejemplo, si la entrada A y la entrada B ocurren al mismo tiempo, entonces la
compuerta AND produce una salida. La salida no depende de cuáles fueron
las entradas anteriores. Cuando un sistema requiere una salida que dependa de
valores anteriores de las entradas, se necesita un sistema de lógica secuencial.
La diferencia principal entre un sistema de lógica combinacional y un sistema
de lógica secuencial es que éste debe tener algún tipo de memoria.

La Figura 5.19 muestra la configuración básica de un sistema de lógica
secuencial. La parte combinacional del sistema acepta señales lógicas provenien-
tes de entradas externas y de salidas de la memoria. El sistema combinacional
opera con esas entradas para producir sus salidas. Las salidas son, entonces, una
función de sus entradas externas y de la información presente en su memoria.

Entradas Compuertas lógicas Salidas
externas combinacionales

Alfaomega Memoria

5.4.1 El flip-flop

El flip-flop es un elemento de memoria básico que consta de un conjunto de
compuertas lógicas, y es un dispositivo lógico secuencial. Existen diversos

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

5.4 LÓGICA SECUENCIAL 127

tipos de flip-flops. La Figura 5.20a) muestra una forma, el flip-flop SR
(set-reset), que tiene compuertas NOR. Si inicialmente se tienen ambas sali-
das 0 y S = 0 y R = 0, entonces al hacer que S cambie de 0 a 1, la salida de la
compuerta NOR2 se convertirá en 0. Esto, entonces resultará que ambas
entradas para la compuerta NOR 1 se convertirán en 0 y así la salida se con-
vertirá en 1. Esta realimentación actúa como entrada de la compuerta NOR 2,
en la que ambas entradas son igual a 1 y al final no se produce otro cambio.

Figura 5.20 Flip-flop SR. 1
S0
Tiempo
REINICIO REINICIO 1 1
R Q Tiempo
1 QR ≥1
R Tiempo
0 b)

S 2 Q ≥1 1
AJUSTE S
AJUSTE 2 Q
Q
a) 0

Si S cambia de la 1 a 0, la salida de la compuerta NOR 1 sigue siendo 1 y la
salida de la compuerta NOR 2 permanece en 0. No hay cambio en las salidas
cuando la entrada S cambia de 1 a 0. Permanecerá en este estado en forma inde-
finida si los únicos cambios que se producen son S. Es capaz de “recordar” el
estado al que fue establecido. La Figura 5.20b) ilustra lo anterior con un diagrama
de tiempos, en el que un impulso rectangular se utiliza como la entrada S.

Si R cambia de 0 a 1 cuando S es 0, la salida de la compuerta NOR 1 se con-
vierte en 0 y, por lo tanto, la salida de la compuerta NOR 2 cambia a 1, es decir,
el flip-flop se reinicia. Un cambio de R a 0 no tiene efecto en estas salidas.

Así, cuando el valor S es 1 y R se hace 0, la salida Q cambia a 1 si su valor
anterior fue 0, y seguirá siendo 1 si antes fue 1. Ésta es la condición de inicio
y permanecerá sin cambio aun cuando S cambie a 0. Cuando S es 0 y R se
hace 1, la salida Q se ajusta a 0, si su valor anterior fue 1, o sigue siendo 0 si
antes fue 0. Ésta es la condición de reposo. La salida Q que se produce en un
instante determinado dependerá de las entradas S y R y también del último
valor de la salida. La siguiente tabla de estado ilustra lo anterior:

S R Qt : Q t+1 Qt: Q t+1

00 0→0 1→1
00
01 1→1 0→0
01
10 0→0 1→1
10
11 1→0 0→0
11
0→1 1→0

1→1 0→0

No permitido

No permitido

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

128 CAPÍTULO 5 LÓGICA DIGITAL

SQ Observe que si S y R se hacen 1 al mismo tiempo, no existe la posibilidad
RQ de que haya un estado estable, por lo que esta condición de entrada no se
permite. La Figura 5.21 muestra el símbolo de bloques simplificado que
Figura 5.21 Flip-flop SR. representa al flip-flop SR.

Un ejemplo sencillo de la aplicación de un flip-flop es un sistema de
alarma simple, en el que la alarma suena cuando se obstruye el paso del haz
luminoso; la alarma sigue sonando aun cuando ya no se interrumpa el paso de
luz. La Figura 5.22 muestra un posible sistema. Se puede usar como sensor
un fototransistor configurado de manera que cuando se ilumina produce una
entrada S prácticamente de 0 V, pero cuando la iluminación se interrumpe
produce 5 V de entrada S. Cuando el haz luminoso se interrumpe, S se con-
vierte en 1 y la salida flip-flop se convierte en 1, y suena la alarma. La salida
permanecerá como 1 aún cuando S cambie a 0. La alarma sólo puede dete-
nerse cuando el interruptor de ajuste se abre en forma momentánea para
producir 5 V de entrada en R.

Figura 5.22 Circuito de alarma. +5 V

Luz Alarma
SQ

RQ

Alfaomega +5 V

5.4.2 Sistemas síncronos

Con frecuencia es necesario definir el ajuste y reinicio de operaciones que deben
ocurrir en tiempos específicos. En un sistema no temporizado o sistema asín-
crono, las salidas de las compuertas lógicas cambian su estado cada vez que una
o varias entradas cambian. En un sistema temporizado o sistema síncrono, los
tiempos exactos en los que alguna de las salidas cambia su estado están determi-
nados por una señal de temporización o señal de reloj. Ésta es en general un tren
de pulsos rectangulares y cuando se usa la misma señal de reloj en todas las
partes del sistema, las salidas están sincronizadas. La Figura 5.23a) muestra este
principio con compuertas en un flip-flop SR. La señal de ajuste y de reloj se
suministran a través de una compuerta AND en la entrada S del flip-flop. Así,
la señal de ajuste llega al flip-flop sólo cuando la señal de ajuste y la de reloj tiene
valor 1. Asimismo, la señal de reinicio junto con la señal de reloj entran a R a a
través de otra compuerta AND. En consecuencia, el ajuste y el reinicio sólo
pueden ocurrir en el momento definido por el temporizador. La Figura 5.23b)
muestra el diagrama de tiempos.

5.4.3 Flip-flop JK

Para muchas aplicaciones no es aceptable el estado de indeterminación que se
presenta con un flip-flop SR cuando S = 1 y R = 1; por ello se emplea otro

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

5.4 LÓGICA SECUENCIAL 129

Figura 5.23 Flip-flop SR de reloj. AJUSTE AJUSTE

Reloj SQ & SQ
REINICIO RQ RQ
Reloj
REINICIO &

Símbolo general SQ
para los sistemas CK
RQ

a)

S
R

CK
Q
b)

JQ tipo de flip-flop: el flip-flop JK (Figura 5.24). Éste es un dispositivo flip-flop
CK que se utiliza mucho.
KQ
La siguiente es la tabla de verdad de este dispositivo; observe que los úni-
Figura 5.24 Flip-flop cos cambios de la tabla de estado flip-flop SR son las líneas cuando ambas
JK. entradas son 1.

J K Qt : Qt+1 Q t: Q t+1

00 0→0 1→1
00 1→1 0→0
01 0→0 1→1
01 1→0 0→0
10 0→1 1→0
10 1→1 0→0
11 0→1 1→0
11 1→0 0→1

Un ejemplo de aplicación de este flip-flop es la necesidad de obtener una
salida con valor alto cuando la entrada A aumenta y después de cierto tiempo
la entrada B aumenta. Para determinar si ambas entradas son altas se puede
emplear una compuerta AND; sin embargo, su salida será alta sin importar
cuál fue la entrada que aumentó primero. No obstante, si las entradas A y B
se conectan a un flip-flop JK, A debe aumentar primero para que la salida
aumente cuando B también aumente.

5.4.4 Flip-flop D

El biestable de datos flip-flop D es de hecho un flip-flop SR con reloj, o un
flip-flop JK cuya entrada D se conecta de manera directa a las entradas S o F y a

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

130 CAPÍTULO 5 LÓGICA DIGITAL

Figura 5.25 Flip-flop D. JQ
CK
D KQ CK DQ
CK
1 JQ D
D CK Q Q
KQ
b) c) Símbolo para el flip-flop D
a)

través de una compuerta NOT a las entradas R o K (Figura 5.25a)); en el símbolo
del flip-flop D, la entrada combinada R y K se denomina D. De esta manera, una
entrada 0 o de 1 conmuta la salida de manera que siga a la entrada D cuando el
pulso del reloj sea 1 (Figura 5.25b)). Una aplicación particular del flip flop D es
garantizar que la salida sólo tome el valor de la entrada D en tiempos definidos con
precisión. La Figura 5.25c) muestra el símbolo utilizado para un flip-flop D.

En el flip-flop D, cuando la entrada del reloj o la de activación aumenta, la
salida sigue a los datos presentados en la entrada D. Se dice que el flip-flop es
transparente. Cuando se presenta una transición de alto a bajo en la entrada
de activación, la salida Q se mantiene al nivel de datos justo anterior a la tran-
sición. Se dice que los datos en el punto de transición están latched (encla-
vados). Existen circuitos integrados de flip-flops D. Un ejemplo es el 7475,
que contiene cuatro D transparentes latched.

La diferencia entre el flip-flop 7474 y el 7475 consiste en que el primero es
un dispositivo de activación por flanco; en el paquete hay dos de estos flip-flops.
En un flip-flop D de activación por flanco, las transiciones de Q sólo ocurren en
el flanco de entrada del pulso de reloj y en el 7474 en el flanco positivo, es decir,
de la transición del nivel bajo a alto. La Figura 5.26a) ilustra lo anterior. La
diferencia entre el símbolo básico de un flip-flop D de activación por flanco y
el de un flip-flop D es el pequeño triángulo que se coloca en la entrada del reloj
CK (Figura 5.26b)). También hay otras dos entradas denominadas preset y
clear. Un valor bajo en la entrada del preset define la salida Q igual a 1, en tanto
que un valor bajo en la entrada del clear borra la salida y hace Q igual a 0.

Figura 5.26 a) Activación por CK D Q
borde positivo, b) símbolo para D CK Q
el flip-flop de activación por Q
borde D.

a) b)

Alfaomega Un ejemplo de una aplicación sencilla de este flip-flop se ve en la Figura
5.27, la cual muestra un sistema que sirve para que aparezca una luz verde
cuando la entrada del sensor es baja y una luz roja cuando la entrada aumenta
y hace sonar una alarma. La luz roja deberá permanecer encendida en tanto la
entrada del sensor siga siendo alta, pero la alarma se puede apagar. Éste podría
ser el sistema para monitorear la temperatura de un proceso; el sensor y el
acondicionamiento de señal producen una señal baja cuando la temperatura es
inferior al nivel de seguridad y una señal alta cuando es superior a ese nivel.
El flip-flop tiene una entrada alta. Cuando se aplica una entrada baja a la
entrada CK y la entrada del sensor es baja, se enciende la luz verde. Cuando

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

5.4 LÓGICA SECUENCIAL 131

Figura 5.27 Sistema de alarma. Alto
D

Cancelar CK Q

alarma & Alarma
&
Entrada de sensor
Rojo
&
Verde

la entrada del sensor se vuelve alta, se apaga la luz verde, se enciende la roja y
suena la alarma. Para eliminar la alarma se aplica una señal alta en la entrada
CK, pero la luz roja permanece encendida mientras la entrada del sensor sea
alta. Para construir este sistema se puede emplear un 7474 y un circuito o
circuitos integrados que contengan tres compuertas NAND.

5.4.5 Registros

Un registro es un conjunto de elementos de la memoria que sirve para
guardar información hasta que se requiera. Se puede construir mediante
flip-flops. Cada flip-flop guarda una señal binaria, es decir, un 0 o un 1. La
Figura 5.28 muestra la configuración de un registro de 4 bits cuando se uti-
lizan flip-flops D.

Figura 5.28 Registro. Entrada 1 DQ Salida 1
CK Salida 2
Entrada 2 Salida 3
Entrada 3 Q Salida 4

Entrada 4 DQ
CK
Reloj
Carga Q

DQ
CK

Q

DQ
CK

Q

&

Cuando la señal de carga es 0, no se presenta ninguna entrada de reloj en
los flip-flops D, por lo que no hay cambio en los estados de los flip-flops.
Cuando la señal de carga es 1, las entradas pueden modificar los estados de
los flip-flops. Mientras la señal de carga sea 0, los flip-flops conservarán los
valores de sus estados anteriores.

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

132 CAPÍTULO 5 LÓGICA DIGITAL

5.4.6 El temporizador 555

El chip temporizador 555 se utiliza ampliamente en circuitos digitales ya que puede
ofrecer una amplia variedad de tareas de tiempo. Consiste en un flip-flop SR con
alimentación de entrada por dos comparadores (Figura 5.29). Cada comparador
tiene un voltaje de entrada que se deriva de una cadena potenciométrica de resisto-
res de tamaño igual. De manera que el comparador A tiene una entrada de voltaje
no inversor de VCC/3 y el comparador B tiene una entrada inversora de 2VCC/3.

Un uso del temporizador 555 es un multivibrador monoestable, el cual
es un circuito que generará un pulso sencillo con la duración del tiempo
deseado cuando éste recibe una señal de activación. La Figura 5.30a) muestra
cómo se conecta el tiempo para dicho uso. En un principio, la salida será baja

Figura 5.29 El temporizador 555. VCC

R Comparador
B
Umbral
+
R Salida
− Q

R Comparador
A
SQ
+
Activador
Descarga −

R

VCC Comparador
Rt B

R +

Umbral −

R Salida
Q

R Comparador SQ VCC
A Activador
Activador
+ 0
Descarga
R −

C Voltaje 2VCC/3
del capacitor 0

Salida VCC
0

a) b)

Figura 5.30 Multivibrador monoestable.

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

PROBLEMAS 133

con el transistor acortando el capacitor y las salidas de ambos comparadores

bajos (Figura 5.30b)). Cuando el pulso de activación se va hacia abajo VCC/3,
el comparador de activación se va hacia arriba e instala el flip-flop. La salida

es entonces alta, el transistor corta y el capacitor comienza a cargar. Cuando

el capacitor alcanza 2VCC/3, el umbral de la comparación reajusta el flip-flop;
restaurando así la salida hacia abajo y descarga el capacitor. Si el activador es

pulsado mientras la salida es alta no tiene efecto. La longitud del pulso luego

es el tiempo que le lleva al capacitor cargar arriba de 2VCC/3 y esto depende
de su constante de tiempo, es decir; su valor de RtC, y se da por la relación
normal para que la carga del capacitor pese a una resistencia de 1.1RtC. Como
ejemplo, considere el caso en el que una alarma antirrobo suena cuando la puerta

se abre y el propietario de la casa no introduce el número clave requerido en
30 segundos. Si el circuito de la Figura 5.30 se usa con un capacitor de 1 μF
luego Rt, necesitaría tener un valor de 30/ (1.1 * 1 * 10-6) = 27.3 MÆ.

Resumen

Con los sistemas lógicos combinacionales, la salida se determina por la
combinación de las variables de entrada en un instante particular de tiempo.
La salida no depende de dónde estuvieron con anterioridad las entradas.
Donde un sistema requiere una salida que depende de los valores previos de
las entradas, se requiere un sistema de lógica secuencial. La principal
diferencia entre un sistema lógico combinacional es que el sistema lógico
secuencial debe tener alguna forma de memoria.

Las familias que se encuentran con más frecuencia son transistor-transistor
lógico (TTL), semiconductor complementario metal-óxido (CMOS) y
el emisor acoplado lógico (ECL) las cuales se han de diferenciar por sus niveles
lógicos, inmunidad ante el ruido, apertura, fuente de alimentación de corriente
o la acción de disminución de corriente, el tiempo de retardo de propagación y
la disipación de potencia.

Un decodificador es un circuito lógico que se enfoca en sus entradas,
determina qué número está ahí, y activa la salida correspondiente al número.

El flip-flop es un elemento de memoria básico que está hecho de un
ensamble de compuertas lógicas y es un dispositivo lógico secuencial.

Un registro es un conjunto de elementos de memoria y se utiliza para
mantener la información hasta que sea solicitada.

El chip temporizador 555 consiste en un flip-flop SR con alimentador de
entradas por dos comparadores.

Problemas

5.1 Explique qué compuertas lógicas podrían usarse para controlar las siguientes
situaciones:

(a) El caso de los boletos en una máquina de boletos automática en una esta-
ción de ferrocarriles.

(b) Un sistema de seguridad para la operación de una máquina herramienta.

(c) Un interruptor de apagado cuando la temperatura del calentador alcanza,
por ejemplo, 60º C y la bomba de circulación está apagada.

(d) Una señal para empezar un movimiento de elevación cuando la puerta del
ascensor se cierra y se ha presionado un botón para seleccionar el piso.

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

134 CAPÍTULO 5 LÓGICA DIGITAL

5.2 Para las señales de tiempo mostradas como A y B en la Figura 5.31, ¿cuál será
la señal de salida si A y B son entradas para (a) una compuerta AND, (b) una
compuerta OR?

Figura 5.31 Problema 5.2.

A

B

P

Q

5.3 Se aplica una señal del reloj como una secuencia continua de pulsos a una
compuerta lógica y dará salida sólo cuando una señal habilitada también se
aplique a la compuerta. ¿Qué compuerta lógica puede usarse?

5.4 La entrada A se aplica directamente a una compuerta AND de doble entrada. La
entrada B se aplica a una compuerta NOT y luego a una AND. ¿Qué condi-
ción de entradas A y B resultarán de una salida 1 desde la compuerta AND?

5.5 La Figura 5.32a) muestra las señales de entrada A y B aplicadas al sistema de
compuerta que se muestra en la Figura 5.32b). Complete las ondas de salida
que resultan de P y Q.

Figura 5.32 Problema 5.5. A
&

≥1
B

A

A B
B b)

a)

5.6 La Figura 5.33 muestra el diagrama de tiempos de las entradas S y R de un
flip-flop RS. Complete añadiendo la salida Q.

Figura 5.33 Problema 5.6. 1

S Tiempo
0

0

R
0
Tiempo

Alfaomega MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

PROBLEMAS 135

5.7 Explique cómo obtener un flip-flop RS con base en la configuración de la
Figura 5.34.

Figura 5.34 Problema 5.7. S

Q

R & Q
S1 & Q
Q
R1

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

Capítulo seis Sistemas de presentación
de datos

Objetivos

Después de estudiar este capítulo, el lector debe ser capaz de:
• Explicar el problema del efecto de la carga en los sistemas de medición.
• Identificar los elementos de presentación de datos utilizados de manera común y describir sus

características.
• Explicar los principios de grabación magnéticos y ópticos.
• Explicar los principios de las pantallas, en particular las de siete segmentos LED y las pantallas

de matriz de puntos.
• Describir los elementos básicos de sistemas de adquisición de datos e instrumentos virtuales.

6.1 Pantallas

Alfaomega Este capítulo aborda la manera en la que deben de aparecer los datos en pantalla,
por ejemplo, como dígitos en una pantalla LED o mostrados en una pantalla de
computadora, y almacenados, por ejemplo, en un disco duro o un CD.

Los sistemas de medición consisten en tres elementos: sensor, acondicio-
nador de señal y pantalla o elemento de presentación de datos (vea la sección
1.4). Existe una muy amplia variedad de elementos que se pueden usar para
la presentación de datos. Se han clasificado de manera tradicional dentro de
dos grupos: indicadores y grabadores. Los indicadores ofrecen una indica-
ción visual instantánea de la variable de sensación mientras los grabadores
registran la señal de salida sobre un periodo y ofrecen de manera automática
un registro permanente.

Este capítulo también puede ser considerado como el complemento de un
grupo de capítulos que tienen que ver con los sistemas de medición, por
ejemplo; sensores, acondicionamiento de señales y ahora pantalla, y de la
misma manera, este capítulo sirve para reunir los artículos en una cantidad
considerable de ejemplos de los sistemas de medición completos.

6.1.1 Efecto de la carga

Un punto general que tiene que tomarse en cuenta cuando se reúne cualquier
sistema de medición es el efecto de la carga, por ejemplo, el efecto de
conectar una carga a través de las terminales de salida de cualquier elemento
de un sistema de medición.

Al conectar un amperímetro dentro de un circuito para realizar una medición
de la corriente cambia la resistencia del circuito y por lo tanto el de la corriente
actual. El hecho de intentar la medición modifica la corriente que se está
midiendo. Cuando un voltímetro se conecta a un resistor, entonces de manera
efectiva se ponen dos resistores en paralelo, y si la resistencia del voltímetro no
es considerablemente más alta que la del resistor la corriente a través del resistor

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

6.2 ELEMENTOS PARA LA PRESENTACIÓN DE DATOS 137

Figura 6.1 Medición del efecto
de carga.

Vs

Rs GVin
Rin Rd Vd

Rout

Sensor Amplificador Pantalla

cambia de manera notable y, por lo tanto, el voltaje que se está midiendo cambia.
El hecho de intentar la medición ha modificado el voltaje que se estuvo
midiendo. A dichas acciones se les conoce como efecto de la carga.

El efecto de la carga también puede ocurrir cuando la conexión de un ele-
mento a otro modifica las características del elemento precedente. Considere,
por ejemplo, un sistema de medición que consiste en un sensor, un amplifi-
cador y un elemento de pantalla (Figura 6.1). El sensor tiene una salida de
circuito abierto de voltaje Vs y una resistencia Rs. El amplificador tiene una
resistencia de entrada Rentrada. Ésta es, por lo tanto, la carga a través del sensor.
De manera que, el voltaje de entrada desde el sensor está dividido, por ello,
que la diferencia de potencial en esta carga y, por lo tanto, el voltaje de entrada
Ventrada en el amplificador es

Ventrada = Vs Rentrada
Rs + Rentrada

Si el amplificador tiene un voltaje de ganancia G, entonces la salida de voltaje

de circuito abierto desde éste será GVentrada. Si el amplificador tiene una resis-
tencia de salida de Rsalida entonces el voltaje de salida desde el amplificador
está divido de manera que la diferencia de potencial Vd a través del elemento
de pantalla, resistencia Rd, es

Vd = GVentrada Rd = GVs Rentrada Rd
Rsalida + Rd (Rsalida + Rd)(Rs + Rentrada )

= GVs
a Rsalida + 1 b a Rs + 1 b
Rd Rentrada

Por lo tanto, si los efectos de la carga son insignificantes, se requiere:
Rsalida ӷ Rd y Rs ӷ Rentrada.

6.2 Elementos
para la Esta sección es una breve visión general de los ejemplos de elementos para la

presentación de presentación de datos que se usan con mayor frecuencia.
datos
6.2.1 Medidores analógicos y digitales

El medidor de bobina móvil es un indicador analógico con un puntero que
se mueve a través de una escala. El movimiento básico del instrumento es un
microamperímetro de c.d. con derivadores, multiplicadores y rectificadores que

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega

138 CAPÍTULO 6 SISTEMAS DE PRESENTACIÓN DE DATOS

Entrada están en uso para convertirlo a otros intervalos de corriente directa y medición
análoga de corriente alterna y medición de corriente alterna, voltaje directo y voltaje
Muestreador alterno. Con corrientes y voltajes alternos, el instrumento es restringido a
y retén 50 Hz y 10 Hz. La precisión de tal medidor depende de algunos factores, entre
ellos la temperatura, la presencia de campos magnéticos cercanos o materiales
ADC ferrosos, la forma en la que se conecta el medidor, la fricción de los cojinetes,
imprecisiones en la escala que se hacen durante la fabricación, etc. Además,
Contador hay errores en la lectura del medidor; por ejemplo, errores de paralaje cuando
se lee la posición del puntero contra la escala desde un ángulo que no sea
Figura 6.2 Principio del directo en ángulos rectos a la escala y errores que surgen desde el cálculo de la
voltímetro digital. posición del puntero entre las marcas de la escala. La precisión general por lo
común es del orden de ;0.1 a ;5%. El tiempo que le lleva al medidor de
bobina móvil alcanzar una deflexión firme por lo general es de unos pocos
segundos. La resistencia baja del medidor puede presentar problemas por
efecto de la carga.

Un voltímetro digital da en su lectura una secuencia de dígitos. Este tipo
de exhibidor elimina los errores de paralaje e interpolación y su exactitud
puede llegar a ;0.005%. El voltímetro digital es en esencia una unidad de
muestreo y retención conectada a un convertidor analógico o digital, y un
contador que se encarga de contar la salida (Figura 6.2). Su resistencia es
elevada, de orden de 10 MΩ, por lo que sus efectos por carga son menos pro-
bables que en el medidor de bobina móvil cuya resistencia es mucho menor.
Por ejemplo, si las especificaciones de un voltímetro digital indican “tasa de
muestreo aproximada de 5 lecturas por segundo”, quiere decir que el voltaje
de entrada se muestrea cada 0.2 s. Éste es el tiempo que el instrumento
tarda en procesar la señal y obtener una lectura. Entonces, si el voltaje de
entrada cambia a una tasa tal que se presenten cambios significativos en 0.2 s,
es posible que la lectura del voltímetro tenga errores. La tasa de muestreo
típica de un voltímetro digital económico es de 3 por segundo y tiene una
impedancia de entrada de 100 MΩ.

6.2.2 Grabadoras analógicas registradoras

Las grabadoras analógicas registradoras contienen datos registrados en papel
hechos con tinta en plumas de punta de fibra robusta, mediante el impacto de
un puntero que presiona una cinta de carbón contra el papel, mediante el uso
de papel térmicamente sensible cuyos cambios colorean cuando un puntero
caliente se mueve a través de éste, con un rayo de luz ultravioleta que cae en el
papel sensible a éste y mediante un punzón de alambre de tungsteno movién-
dose a través de la superficie de un papel especialmente recubierto, una fina
capa de aluminio sobre la tinta coloreada, y la descarga eléctrica removiendo el
aluminio sobre el tinte coloreado, y exponiendo el colorante. Muchas aplicacio-
nes han sido sustituidas por instrumentos virtuales (vea más adelante en este
capítulo).

Alfaomega 6.2.3 Osciloscopio de rayos catódicos

El osciloscopio de rayos catódicos es un instrumento para medición de voltaje
con capacidad para desplegar señales de frecuencias muy elevadas. Un instru-
mento para propósito general puede responder a señales de hasta 10 MHz, en
tanto que hay instrumentos más especializados que llegan a responder a señales
de hasta 1 GHz. Con el osciloscopio de doble haz se pueden observar al mismo
tiempo dos líneas de exploración en la pantalla mientras que los osciloscopios

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON

6.2 ELEMENTOS PARA LA PRESENTACIÓN DE DATOS 139

con memoria guardan la línea de exploración en la pantalla después de que
desaparece la señal de entrada; para quitar esta línea debe haber una acción de
borrado deliberada. Los osciloscopios con memoria digital digitalizan la señal
de entrada obtenida y la guardan en la memoria. Esta señal se puede analizar y
manipular en la pantalla analógica del osciloscopio después de reconstruir la
señal analógica. Es posible obtener registros permanentes de líneas de explora-
ción con cámaras especiales conectadas directamente al osciloscopio.

Los osciloscopios de propósito general casi siempre tienen desviación verti-
cal, es decir, desviación en el eje Y, y sensibilidades que varían entre 5 mV y 20
V por división de la escala. Para observar componentes de ca en presen-
cia de voltajes de c.d. elevados, se puede conectar un capacitor de bloqueo a la
línea de entrada. Cuando el amplificador funciona con ca, su ancho de banda
por lo general va de 2 Hz a 10 MHz y cuando funciona con c.d., ese ancho va
de c.d. a 10 MHz. La impedancia de entrada Y es por lo común de 1 MΩ, deri-
vada con una capacitancia de 20 pF. Cuando un circuito externo se conecta en
la entrada Y, los problemas debidos al efecto por la carga y a la interferencia
pueden distorsionar la señal de entrada. Si bien es posible reducir la interferen-
cia utilizando cable coaxial, la capacitancia de este cable y la punta de prueba
respectiva pueden ser suficientes, en especial a bajas frecuencias, para introdu-
cir una impedancia más o menos pequeña a la impedancia de entrada del osci-
loscopio, con lo cual se crea un efecto por carga significativo. Exis-
ten diversos muestreadores que se pueden conectar al cable de entrada y cuyo
diseño permite aumentar la impedancia de entrada y evitar el problema por
efecto de la carga. Un muestreador de voltaje pasivo de uso frecuente es un
atenuador 10 a 1 (Figura 6.3). Tiene una resistencia de 9 MΩ y un capacitor
variable en la junta del muestreador. Sin embargo, esto no sólo reduce el
efecto capacitivo de la carga, sino también la sensibilidad de voltaje, por lo que
es frecuente emplear una punta de prueba de voltaje que tenga un FET.

Figura 6.3 Muestreador de Cable coaxial Osciloscopio
voltaje pasivo.

Entrada

Muestreador Impedancia
de entrada

6.2.4 Unidad de presentación visual (pantalla)

Cada vez más se presentan datos usando una unidad de pantalla visual (VDU).
Con una pantalla de tubo de rayos catódicos, la imagen en la pantalla se cons-
truye mediante el movimiento del punto formado por un haz electrónico en
una serie de líneas escaneadas de manera horizontal, una después de la otra
hacia abajo de la pantalla. La imagen se crea mediante la variación de la inten-
sidad del punto en la pantalla a medida que cada línea se escanea. A esta
pantalla en forma de trama se le conoce como no entrelazada (Figura 6.4a)).
Para reducir los efectos de parpadeo se utilizan dos escaneos que recorren la
pantalla hacia abajo y trazan una imagen completa. En el primer escaneo se
trazan todas las líneas impares y en el segundo las líneas pares. A esta técnica
se le llama entrelazado (Figura 6.4b)).

MECATRÓNICA. SISTEMAS DE CONTROL ELECTRÓNICO EN LA INGENIERÍA MECÁNICA Y ELÉCTRICA/BOLTON Alfaomega