วงจรทางตรรกะและพีชคณิตบูลีน

บทท่ี 6 วงจรทางตรรกะและพชี คณิตบลู ีน
(Logic Circuit and Boolean Algebra) 96

สาระการเรียนรู้
1. สมการลอจิก
2. ตารางคา่ ความจริง
3. ลอจิกเกต
4. การเขยี นสมการพีชคณิตจากวงจรลอจกิ
5. การเขยี นวงจรลอจิกจากสมการพชี คณิต
6. การสร้างตารางค่าความจริงเพ่อื หาเอาต์พุตของสมการลอจกิ
7. วงจรเชิงจดั หมู่

1. สมการลอจิก (logic expression)
การทางานของระบบดจิ ติ อล สามารถอธบิ ายไดโ้ ดยใช้สมการพีชคณติ ลอจิก (logic equation) ซง่ึ

ประกอบด้วย ตวั แปรลอจิก (logic variable) เป็นตัวแปรทรี่ ับคา่ เพียงสองค่า หรอื เรยี กอีกอยา่ งหนึ่งวา่ ตัว
แปรสองสถานะ (Bi-State variable) โดยมขี อ้ กาหนดคือ สามารถมีสถานะไดเ้ พยี งสองสถานะเท่านัน้ และ
จะอยใู่ นสถานะใดสถานะหนึ่งเท่าน้นั จะอยู่พร้อมกันทง้ั สองสถานะในเวลาเดียวกนั ไม่ได้ สถานะดงั กลา่ ว
อาจแทนความหมายต่าง ๆ เชน่ เปดิ -ปิด, สูง-ตา่ , หน่งึ -ศนู ย์ เปน็ ตน้

ตวั กระทาทางลอจิก (logic operators) เป็นตัวรบั เอาตวั แปรลอจิกมาดาเนนิ การเพ่ือให้ไดผ้ ลลัพธ์
โดยผลลัพธ์ทไ่ี ด้ขึ้นอยู่กบั ชนดิ ของตัวกระทาและสถานะของตวั แปรลอจกิ ที่ถกู กระทา เขยี นแทนดว้ ย
ไดอะแกรมไดด้ งั ภาพ

ภาพที่ 1 บล็อกไดอะแกรมของตัวกระทาทางลอจิก

ตวั แปรอินพุท 1 ตวั สามารถทาใหเ้ กิดสถานะทแ่ี ตกต่างกนั ได้ 2 กรณี เชน่ ตัวแปร A มสี ถานะที่
แตกตา่ งกนั ได้ 2 กรณี คอื A = 0 หรอื A = 1 เมอื่ เพ่ิมจานวนตัวแปรอินพุทเป็น 2 ตวั เชน่ A และ B
สถานะท่ีแตกตา่ งกนั จะเพิ่มเป็น 4 กรณี หรือ 22 กรณี คือ A = 0, B = 0 หรือ A = 0, B = 1 หรอื A = 1,
B = 0 และ A = 1, B = 1

เอกสารประกอบการสอนวิชาความร้พู นื้ ฐานทางวทิ ยาการคอมพิวเตอร์
อ.ดร.พัฒนพงษ์ วนั จันทึก

บทท่ี 6 วงจรทางตรรกะและพชี คณิตบูลีน
(Logic Circuit and Boolean Algebra) 97

ดงั นน้ั ถา้ มีตวั แปรอนิ พุทจานวน n ตวั จะสถานะทแ่ี ตกต่างกนั ทง้ั หมด 2n กรณี ตวั กระทาทางลอจิก
พ้ืนฐานไดแ้ ก่ AND, OR, NOT, NAND, NOR, XOR และ XNOR
2. ตารางค่าความจริง

เป็นตารางทีแ่ สดงความสมั พนั ธร์ ะหวา่ งตวั แปรลอจกิ อินพุทและเอาท์พุททเี่ ป็นไปได้ทงั้ หมดที่เกดิ จาก
สมการลอจิก ตารางค่าความจริงจะประกอบดว้ ย ค่าสถานะของตวั แปรลอจิกทางด้านอินพุทท่ีเปน็ ไปได้
ทงั้ หมด ซึ่งมีค่าเท่ากับ 2n กรณี เมื่อ n คอื จานวนตัวแปรลอจิกด้านอนิ พุท และสถานะของตัวแปรลอจิก
ด้านเอาท์พุททีเ่ กดิ จากการกระทาทางลอจิกระหว่างตัวแปรทางดา้ นอินพุทคา่ ต่างๆ

Truth table สาหรับตัวแปรอนิ พุท 2 ตัว ซึ่งแสดงความสัมพันธ์ระหวา่ งตวั แปรอนิ พุท A, B และ
เอาท์พุท Y ดงั แสดงในตวั อย่างท่ี 1
ตวั อย่างท่ี 1 ให้เขยี นตารางค่าความจริงของสมการลอจิกที่มีตวั แปรอนิ พุต 1, 2 และ 3 ตัวแปรตามลาดบั

เชน่ สมการลอจิก Y = AB + AB เขยี นแทนด้วย truth table ได้ดงั นี้

3. ลอจกิ เกต (Logic Gate)
คอื อปุ กรณ์อเิ ลก็ ทรอนิกสท์ มี่ ีการทางานเหมอื นสวิตช์ (switch) นน่ั คือ มสี ถานะ

เปลี่ยนแปลงไปมาไดเ้ พียง 2 สถานะ โดยใชร้ ะดับแรงดันไฟฟ้าในการแทนสถานะของตัวแปรลอจกิ โดย
แรงดันไฟฟ้าสูง (High : H) และแรงดันไฟฟ้าต่า (Low : L) ลอจกิ เกตพ้ืนฐานท่ีควรศึกษาได้แก่

เอกสารประกอบการสอนวชิ าความรพู้ นื้ ฐานทางวิทยาการคอมพิวเตอร์
อ.ดร.พฒั นพงษ์ วนั จนั ทกึ

บทที่ 6 วงจรทางตรรกะและพีชคณิตบลู ีน
(Logic Circuit and Boolean Algebra) 98

3.1 AND Gate
การกระทา AND จะใหเ้ อาท์พทุ ออกมาเป็นลอจิก 1 หรือแรงดนั H เมอ่ื ตวั แปรอินพุทมีสถานะเปน็
ลอจกิ 1 หรอื มแี รงดัน H ท้งั หมด การ AND แสดงด้วยสัญลกั ษณ์ ⋅ ระหว่างตวั แปรลอจิก การ AND
ระหวา่ งตวั แปร A และ B แสดงด้วยสมการลอจิกเป็น

Y = f(A, B ) = A⋅B
เมื่อ Y คือ เอาท์พุทที่ได้จากการ AND และการกระทา AND แสดงได้ดังบลอ็ กไดอะแกรม (ภาพท่ี
2)

ภาพท่ี 2 บล็อกไดอะแกรมของการกระทา AND
3.2 OR Gate
การกระทา OR จะให้เอาทพ์ ุทออกมาเปน็ ลอจกิ 0 หรือแรงดัน L เมื่อตัวแปรอนิ พุทมสี ถานะเป็น
ลอจกิ 0 หรือมแี รงดนั L ทง้ั หมด
การกระทา OR แสดงดว้ ยสัญลกั ษณ์ + ระหวา่ งตัวแปรลอจิก การ OR ระหว่างตวั แปร A และ B
แสดงด้วยสมการลอจิกเป็น

Y = f (A, B) = A+B
เมอื่ Y คอื เอาท์พุทท่ไี ด้จากการ OR และการกระทา OR แสดงได้ดงั บล็อกไดอะแกรม (ภาพที่ 3)

เอกสารประกอบการสอนวิชาความรู้พ้ืนฐานทางวทิ ยาการคอมพิวเตอร์
อ.ดร.พฒั นพงษ์ วันจนั ทกึ

บทที่ 6 วงจรทางตรรกะและพีชคณิตบูลนี
(Logic Circuit and Boolean Algebra) 99

ภาพที่ 3 บลอ็ กไดอะแกรมของการกระทา OR
3.3 NOT Gate (Inverters)
การกระทา NOT จะให้เอาท์พุทออกมาเปน็ ลอจิกท่ีมีสถานะตรงขา้ มกับสถานะลอจิกของตวั แปร
อินพุทการ NOT แสดงด้วยสญั ลกั ษณ์ ¯ เหนอื ตัวแปรลอจิกอินพทุ เรยี กว่าเครอื่ งหมาย complement
หรือ Bar
การกระทา NOT ของตัวแปร A แสดงดว้ ยสมการลอจิกเป็น

Y = f (A) = A
เมือ่ Y คอื เอาท์พุททไ่ี ดจ้ ากการ NOT และ การกระทา NOT แสดงไดด้ ังบลอ็ กไดอะแกรม (ภาพท่ี
4)

ภาพที่ 4 บลอ็ กไดอะแกรมของการกระทา NOT

เอกสารประกอบการสอนวิชาความร้พู ้ืนฐานทางวทิ ยาการคอมพิวเตอร์
อ.ดร.พฒั นพงษ์ วันจันทึก

บทท่ี 6 วงจรทางตรรกะและพชี คณติ บูลนี
(Logic Circuit and Boolean Algebra) 100

3.4 NAND Gate
การกระทา NAND เกดิ จากการนาตัวแปรด้านเอาทพ์ ุทท่ีได้จากการกระทา AND มาผ่านการ
กระทา NOT ทาใหผ้ ลลัพธข์ องตวั แปรที่ไดจ้ ากการกระทา NAND มสี ถานะตรงข้ามกับการกระทา AND
นน่ั คือ การกระทา NAND จะทาให้ตัวแปรลอจิกทางด้านเอาท์พทุ มสี ถานะเป็น 0 เม่ือตัวแปรลอจิกทางด้าน
อนิ พุทที่เขา้ สู่การกระทา NAND มีสถานะเป็น 1 ทั้งหมด เราสามารถอธิบายการกระทา NAND โดยใช้
สมการลอจิกดงั นี้

Y = f(A,B ) = A⋅B
เมอื่ A⋅B คอื ผลลพั ธ์ทไี่ ด้จากการกระทา AND และ การกระทา NAND แสดงไดด้ ัง
บลอ็ กไดอะแกรม (ภาพท่ี 5)

ภาพท่ี 5 บล็อกไดอะแกรมของการกระทา NAND
3.5 NOR Gate
เกิดจากการนา inverter มาต่อกับเกต “AND” ทาใหค้ า่ ผลลัพธท์ ีไ่ ดจ้ ากเกตชนดิ น้มี ีค่าตรงกนั ข้าม
กับเกต “AND” และการกระทา NOR Gate แสดงไดด้ ังบลอ็ กไดอะแกรม (ภาพท่ี 6)

เอกสารประกอบการสอนวชิ าความรพู้ น้ื ฐานทางวิทยาการคอมพวิ เตอร์
อ.ดร.พัฒนพงษ์ วันจันทึก

บทท่ี 6 วงจรทางตรรกะและพีชคณติ บลู ีน
(Logic Circuit and Boolean Algebra) 101

ภาพที่ 6 บล็อกไดอะแกรมของการกระทา NOR Gate
3.6 Exclusive - OR Gate
เป็นการนาเกตพื้นฐานมาประยกุ ตใ์ ชง้ าน จะใหผ้ ลลพั ธเ์ ปน็ “1” เมื่ออนิ พุตมีคา่ ตรงกนั ขา้ มกนั
และการกระทา OR Gate แสดงไดด้ งั บล็อกไดอะแกรม (ภาพที่ 7)

เอกสารประกอบการสอนวิชาความรูพ้ ้ืนฐานทางวทิ ยาการคอมพิวเตอร์
อ.ดร.พฒั นพงษ์ วันจนั ทกึ

บทท่ี 6 วงจรทางตรรกะและพีชคณติ บูลีน
(Logic Circuit and Boolean Algebra) 102

ภาพที่ 7 บล็อกไดอะแกรมของการกระทา OR Gate
3.7 Exclusive – NOR Gate (XNOR Gate)
เกิดจากการนา Inverter มาต่อกบั XOR Gate ทาให้คา่ ผลลพั ธ์ท่ีไดเ้ กตชนิดนี้ มีคา่ ตรงกันข้ามกบั
XOR Gate ทนั ที ดังนัน้ เกตชนดิ นจ้ี งึ มีชื่อเรยี กอีกอยา่ งหนง่ึ ว่า “Comparator” และการกระทา OR Gate
แสดงไดด้ ังบล็อกไดอะแกรม (ภาพท่ี 8)

เอกสารประกอบการสอนวิชาความรู้พ้ืนฐานทางวิทยาการคอมพิวเตอร์
อ.ดร.พฒั นพงษ์ วนั จนั ทึก

บทที่ 6 วงจรทางตรรกะและพชี คณิตบลู ีน
(Logic Circuit and Boolean Algebra) 103

ภาพที่ 8 บล็อกไดอะแกรมของการกระทา XOR Gate

เอกสารประกอบการสอนวิชาความร้พู ้ืนฐานทางวิทยาการคอมพิวเตอร์
อ.ดร.พฒั นพงษ์ วนั จนั ทกึ

บทท่ี 6 วงจรทางตรรกะและพีชคณติ บลู นี
(Logic Circuit and Boolean Algebra) 104
4. การเขยี นสมการพชี คณิตจากวงจรลอจิก
การเขยี นสมการพชี ณิตจากวงจรลอจกิ จะใชห้ ลักการพิจารณารูปวงจรลอจกิ ทลี ะส่วน โดยเรม่ิ จาก
ดา้ นอินพุต แลว้ พิจารณาไปทางเอาต์พตุ ตามลาดบั แลว้ นาสมการในแต่ละเกตมารวมกันตามคุณสมบัตขิ อง
เกตนนั้ ๆ ดังตัวอย่าง
ตวั อย่างที่ 2 ใหเ้ ขียนสมการพชี คณติ ของวงจรลอจิกต่อไปนี้

เอกสารประกอบการสอนวชิ าความรู้พื้นฐานทางวิทยาการคอมพวิ เตอร์
อ.ดร.พฒั นพงษ์ วันจันทกึ

บทที่ 6 วงจรทางตรรกะและพชี คณิตบลู ีน
(Logic Circuit and Boolean Algebra) 105

เอกสารประกอบการสอนวชิ าความรู้พื้นฐานทางวทิ ยาการคอมพวิ เตอร์
อ.ดร.พฒั นพงษ์ วนั จนั ทกึ

บทที่ 6 วงจรทางตรรกะและพชี คณิตบลู นี
(Logic Circuit and Boolean Algebra) 106
5. การเขยี นวงจรลอจกิ จากสมการพีชคณิต
การเขยี นวงจรลอจิกจากสมการพชี คณิตนั้นต้องพิจารณาถึงสมการเปน็ ส่วน ๆ โดยเขยี นจาก
สว่ นยอ่ ยไปหาส่วนใหญ่ (ตัวอย่างท่ี 3)
ตวั อย่างที่ 3 ให้เขียนวงจรลอจิกจากสมการพชี คณติ ต่อไปนี้

เอกสารประกอบการสอนวิชาความรพู้ ้ืนฐานทางวทิ ยาการคอมพวิ เตอร์
อ.ดร.พฒั นพงษ์ วนั จันทึก

บทท่ี 6 วงจรทางตรรกะและพีชคณิตบูลนี
(Logic Circuit and Boolean Algebra) 107

6. การสร้างตารางค่าความจริงเพอ่ื หาเอาต์พุตของสมการลอจกิ
การเขยี นตารางค่าความจรงิ ของสมการลอจกิ นน้ั ต้องพิจารณาจานวนตวั แปรอินพุต โดยกาหนด

สถานะของอินพุตเพียง 2 สถานะเท่าน้ัน คือ “0” และ “1” ดังน้ัน ตารางคา่ ความจริงจะมีจานวนเอาต์พุต
เปน็ เท่าใด ขนึ้ อยู่กบั จานวนอินพตุ คือ จะได้ท้งั หมด 2n เม่อื n คอื จานวนอนิ พุต
ตวั อย่างที่ 4 ให้เขียนตารางค่าความจริงของสมการพชี คณิตตอ่ ไปน้ี
(1) Y = AB + AB โดยท่ีมีตัวแปรอนิ พุต 2 ตวั ดงั น้ัน จึงมีเอาต์พุตทัง้ หมด 22 = 4 กรณี

(2) Y = AB + C มีตวั แปรอินพุต 3 ตัว ดงั นั้น จงึ มเี อาต์พุตทัง้ หมด 23 = 8 กรณี

เอกสารประกอบการสอนวชิ าความรู้พ้ืนฐานทางวิทยาการคอมพิวเตอร์
อ.ดร.พัฒนพงษ์ วันจันทึก

บทที่ 6 วงจรทางตรรกะและพีชคณติ บูลีน
(Logic Circuit and Boolean Algebra) 108
(3) Y = B(A + B)(A + C) มตี ัวแปรอนิ พตุ 3 ตวั ดงั น้ัน จึงมีเอาต์พตุ ทั้งหมด 23 = 8 กรณี

(4) Y = (A+ BC)C มีตัวแปรอินพตุ 3 ตัว ดงั น้ัน จงึ มีเอาต์พุตทง้ั หมด 23 = 8 กรณี

(5) Y = AB + CD มีตวั แปรอินพุต 3 ตวั ดงั นนั้ จึงมเี อาตพ์ ุตทงั้ หมด 24 = 16 กรณี

เอกสารประกอบการสอนวิชาความรพู้ นื้ ฐานทางวทิ ยาการคอมพวิ เตอร์
อ.ดร.พัฒนพงษ์ วันจันทึก

บทท่ี 6 วงจรทางตรรกะและพชี คณติ บลู นี
(Logic Circuit and Boolean Algebra) 109

7. วงจรเชิงจดั หมู่
วงจรดจิ ิตอลจะประกอบดว้ ยการนาเกตต่าง ๆ มาต่อรวมกันให้สามารถทางานได้ตามข้อมูลทเี่ ข้า

ไปทางอนิ พุต โดยทั่วไปแลว้ จะมีสองประเภท คือ
1. วงจรเชงิ จดั หมู่ (combination logic circuits) เป็นวงจรทีส่ ถานะทางเอาตพ์ ุตขนึ้ อยู่กับสถานะ

ทางอินพตุ หรือวงจรคอมไบเนชัน
2. วงจรเชงิ ลาดบั (sequential logic circuits) วงจรท่เี อาตพ์ ุตจะขึน้ อยู่กบั สญั ญาณนาฬิกาทาง

อนิ พตุ ด้วย
สมการลอจิกเกตและวงจรลอจิกเกตของวงจรแบบ combination logic มีจานวนลอจกิ เกตทีต่ ่อ

อยู่ในวงจรเป็นจานวนมาก ส่งผลใหว้ งจรทสี่ รา้ งได้มขี นาดใหญ่ ทา ให้ยุง่ ยากต่อการสร้างและทา ให้ต้นทนุ
ในการผลิตสงู นอกจากนยี้ งั ทา ใหก้ ารวเิ คราะห์วงจรเป็นไปอยา่ งยากลาบาก การลดรปู สมการลอจิกเกตให้
มีรูปแบบทีง่ ่ายและประหยดั (minimization) จงึ เป็นวิธีท่ีใชใ้ นการแกป้ ญั หาดงั กล่าว ซึ่งจะสง่ ผลให้
วงจรลอจกิ ท่ีสรา้ งไดม้ จี านวนลอจกิ เกตลดลง ลดต้นทนุ ในการผลิต และทาให้การวิเคราะห์งา่ ยข้ึน
ในส่วนนี้จะกล่าวถึงวิธีในการลดรูปวงจรลอจกิ เกตทส่ี าคญั ก่อน 2 วิธี ไดแ้ ก่ การลดรูปโดยใช้พีชคณติ
(boolean algebra) และการใช้แผนผัง Kanaugh (Kanaugh Map หรือ K’s Map)

เอกสารประกอบการสอนวชิ าความรพู้ ้ืนฐานทางวิทยาการคอมพวิ เตอร์
อ.ดร.พัฒนพงษ์ วนั จนั ทกึ

บทท่ี 6 วงจรทางตรรกะและพีชคณติ บูลนี
(Logic Circuit and Boolean Algebra) 110

7.1 Boolean Algebra Method

เปน็ พีชคณิตทใ่ี ชอ้ ธบิ ายความสมั พันธ์ของตัวแปรแบบลอจิก โดยอาศยั ตัวดาเนนิ การทางลอจิกตา่ ง

ๆ ค้นพบ โดยนกั คณติ ศาสตร์ชาวอังกฤษ จอร์ช บลู (George Boole, 1815-1864) กฎของพีชคณิตบลู ีน

(Law of Boolean Algebra) ทีส่ าคัญได้แก่

1. กฎการตรงกันข้าม (Complement Law)
A⋅ A = 0 A + A =1

2. คณุ สมบัตขิ องศูนย์ 0⋅ A = 0 0 + A = A

3. คุณสมบัติของหน่ึง 1⋅ A =1 1+ A =1

4. กฎการสลับที่ (Commutative Laws)

A+B=B+A AB = BA

5. กฎการจัดหมู่ (Associative Laws)

A + (B + C) = (A + B) + C

A(BC) = (AB)C

6. กฎการกระจาย (Distributive Law)

A(B + C) = AB + AC

A+ (BC) = (A+ B)(A+C)

7. กฎของเอกลกั ษณ์ (Identify Law)

A+ A+.... = A AA.... = A

8. กฎการลบลา้ ง (Negation)

A=A A=A

9. กฎการลดทอน (Redundancy Law)

A+ AB = A A+ AB = A+ B

A(A+ B) = A A(A+ B)= AB

10. ทฤษฎขี องดีมอร์แกน (Demorgan’s Theorems)

A+ B = AB AB = A+ B

จากกฎพืน้ ฐานของพชี คณิตเหล่าน้ี เราสามารถนาไปช่วยในการลดรูปของสมการลอจกิ ได้ ทาให้
วงจรลอจิกท่ไี ด้มขี นาดเลก็ ลง และต้นทนุ ในการผลติ ต่า ทง้ั ยังสง่ ผลให้สามารถทางานได้รวดเร็วขน้ึ
เนอ่ื งจากสัญญาณอินพุตผ่านลอจิกเกตจานวนนอ้ ยก่อนการเกดิ เป็นสญั ญาณเอาท์พุต

ตวั อยา่ งการใช้ Boolean Algebra เพ่ือหาวงจรไฟฟ้าทีเ่ หมือนกนั แต่ใชจ้ านวนเกตน้อยกว่า
พิจารณาตารางค่าความจรงิ สาหรับสมการลอจิก AB + BC ในภาพ a และสมการลอจกิ A(B + C) ในภาพ
b ซ่ึงไดจ้ ากการลดรปู สมการลอกจกิ โดยใช้ Boolean Algebra (ภาพที่ 9)

เอกสารประกอบการสอนวชิ าความรู้พ้ืนฐานทางวิทยาการคอมพิวเตอร์
อ.ดร.พัฒนพงษ์ วันจนั ทึก

บทที่ 6 วงจรทางตรรกะและพชี คณติ บลู ีน
(Logic Circuit and Boolean Algebra) 111

ภาพท่ี 9 การลดรปู สมการลอกจกิ โดยใช้ Boolean Algebra
ตวั อย่างท่ี 5 ให้ลดรปู สมการพชี คณิตลอจิกต่อไปน้ี

เอกสารประกอบการสอนวิชาความรู้พนื้ ฐานทางวทิ ยาการคอมพิวเตอร์
อ.ดร.พัฒนพงษ์ วนั จนั ทึก

บทที่ 6 วงจรทางตรรกะและพชี คณิตบูลีน
(Logic Circuit and Boolean Algebra) 112

7.2 รูปแบบมาตรฐานของสมการลอจิก (standard form of logic expression)
สมการลอจกิ มรี ูปแบบมาตรฐาน 2 แบบคอื ผลรวมของผลคูณ (Sum of Products Equation,
SOP) และ ผลคูณของผลรวม (Product of Sum Equation, POS)

7.2.1 สมการลอจิกแบบผลรวมของผลคณู (Sum of Products Equation, SOP)
เป็นการแสดงค่าผลคณู ของพีชคณิตลอจกิ ของตวั แปรต้งั แต่สองตัวขึ้นไปด้วยฟังก์ชนั AND (เรียกได้ว่าเป็น
“Product Term”) แลว้ นาผลคณู แต่ละส่วนมารวมกนั โดยใชฟ้ งั ก์ชนั OR เช่น

Y = f (A, B, C, D) = AB + ABC + ABCD (a)

เอกสารประกอบการสอนวิชาความรูพ้ ืน้ ฐานทางวิทยาการคอมพวิ เตอร์
อ.ดร.พัฒนพงษ์ วนั จนั ทึก

บทท่ี 6 วงจรทางตรรกะและพีชคณิตบูลีน
(Logic Circuit and Boolean Algebra) 113

Product Term ทเี่ กิดจาการ AND กันของตัวแปรทุกตวั แปรท่เี ก่ยี วข้องในสมการ
เรยี กวา่ “Minterm”

สมการทีม่ ีทุกเทอมเป็น Minterm เรียกสมการนว้ี ่า “Canonical Sum”
สมการ (a) ประกอบดว้ ย Minterm เพยี งเทอมเดยี วคือ ABCD ส่วนอกี 2 เทอม คือ AB
และ ABC ไม่เป็น Minterm เนอื่ งจากมตี วั แปรไม่ครบ ดังนั้น สมการ (a) จงึ ไมเ่ ป็น Canonical Sum
ตัวอย่างเช่น สมการลอจิกของ 3 ตัวแปรแบบ SOP ท่เี ป็น Canonical Sum ได้แก่ สมการ (b)

y = f(A, B, C) = ABC + ABC ABC + ABC (b)

สมการลอจิกจะประกอบด้วย Minterm กีเ่ ทอมก็ได้ โดยที่จานวน Minterm สงู สุด = 2n
เม่อื n คือ จานวนตวั แปรทงั้ หมดของสมการ

สมการลอจกิ ที่อยู่ในรปู Canonical Sum สามารถเขียนแทนด้วยเลขฐานสอง (Binary
Code) โดยมขี ้อตกลงดงั น้ี

Uncomplement Variable เชน่ A, B, C,... เขยี นแทนดว้ ย 1
Complement Variable เช่น A, B, C,... เขียนแทนดว้ ย 0

นอกจากน้ี ยงั สามารถเขยี น Minterm ในรูปของ Minterm Number โดยแทนด้วยตวั อกั ษรย่อ mi
เมือ่ i คือ เลขฐานสบิ ที่มีคา่ เท่ากบั Binary Code ของ Minterm นัน้ จากสมการ (b) เราสามารถเขยี น
Minterm ในรูปแบบต่าง ๆ ไดด้ ังตาราง

ดังน้นั สมการลอจิกของ 3 ตัวแปร เขียนไดเ้ ปน็ f (A,B,C) = 011+100 +101+111 หรือ f(A,B,C) =
Σm(3,4,5,7) และสามารถเขียนตารางคา่ ความจริงของสมการลอจิกแบบ SOP ขา้ งตน้ ไดด้ ังนี้

เอกสารประกอบการสอนวชิ าความรู้พ้นื ฐานทางวทิ ยาการคอมพิวเตอร์
อ.ดร.พัฒนพงษ์ วันจันทกึ

บทที่ 6 วงจรทางตรรกะและพชี คณติ บูลนี
(Logic Circuit and Boolean Algebra) 114

จากตารางค่าความจริง จะเห็นว่า Minterm ที่ให้ผลลัพธเ์ ป็นลอจกิ 1 คือ Minterm ท่ีเก่ียวขอ้ งใน
สมการลอจกิ ดังนนั้ เราสามารถเขียนสมการลอจิกแบบ SOP ของ Minterm ได้จากการรวม Minterm ที่
ให้ผลลัพธ์เปน็ ลอจกิ 1 จากตารางคา่ ความจริง

สมการลอจกิ แบบ SOP ท่จี ะเปน็ สมการแบบ Canonical sum น้นั ตอ้ งเปน็ สมการลอจิกที่ในแต่
ละเทอมมีตัวแปรครบทกุ ตวั เทา่ นั้นการเปล่ยี นสมการ SOP ท่ัวไปเป็นสมการมาตรฐาน ทาไดโ้ ดย “คูณ
เทอมทต่ี ัวแปรยังไมค่ รบดว้ ยตัวแปรท่ีขาดหายไป และมีค่าลอจกิ เปน็ 1 เช่น ( A+ A)”
ตัวอยา่ งที่ 6 สมการใดต่อไปนี้เป็นสมการ SOP แบบ Canonical sum

เอกสารประกอบการสอนวชิ าความรพู้ น้ื ฐานทางวทิ ยาการคอมพิวเตอร์
อ.ดร.พฒั นพงษ์ วันจนั ทึก

บทที่ 6 วงจรทางตรรกะและพชี คณิตบลู ีน
(Logic Circuit and Boolean Algebra) 115

7.2.2 สมการลอจกิ แบบผลคูณของผลรวม (Product of Sum Equation, POS)
เปน็ การแสดงค่าผลรวมของพีชคณิตลอจิกของตวั แปรต้ังแต่สองตวั ขนึ้ ไปด้วยฟงั ก์ชนั OR (เรยี กได้
ว่าเปน็ “Sum Term”) แลว้ นาผลคณู แตล่ ะสว่ นมาคณู กันโดยใช้ฟังก์ชนั AND ดัง สมการ (c)

y = f(A,B,C) = (A + B)(A + B + C) (c)

Sum Term ท่ีเกดิ จาการ OR กันของตัวแปรทุกตัวแปรท่เี กี่ยวข้องในสมการ เรียกวา่
“Maxterm” สมการท่มี ีทุกเทอมเปน็ Maxterm เรยี กวา่ “Canonical Product”

สมการ (c) ประกอบดว้ ย Maxterm เพียงเทอมเดียวคือ (A + B + C) สว่ นอกี เทอม คือ (A + B)
ไมเ่ ปน็ Maxterm เน่อื งจากมีตัวแปรไม่ครบ ดังนนั้ สมการ (c) จึงไม่เปน็ Canonical Product

ตวั อยา่ งเช่น สมการลอจิกของ 3 ตัวแปรแบบ POS ของ Maxterm แสดงได้เปน็ \

y = f(A, B, C) = (A + B + C)(A + B + C)(A + B + C)(A + B + C) (d)

สมการลอจกิ จะประกอบด้วย Maxterm ก่ีเทอมก็ได้ โดยที่จานวน Maxterm สูงสุด = 2n เม่อื n
คือ จานวนตัวแปรท้ังหมดของสมการ

สมการลอจิกท่อี ยู่ในรปู Canonical Prodict สามารถเขยี นแทนดว้ ยเลขฐานสอง (Binary Code)
โดยมขี อ้ ตกลงดงั น้ี

Uncomplement Variable เชน่ A, B, C,... เขยี นแทนด้วย 1
Complement Variable เชน่ A, B, C,... เขยี นแทนดว้ ย 0

นอกจากน้ี ยังสามารถเขียน Maxterm ในรูปของ Maxterm number โดยแทนด้วยตวั อักษรย่อ
Mi เม่อื i คอื เลขฐานสิบท่ีมีค่าเทา่ กบั binary code ของ Maxterm นั้น และจากสมการ (d) เราสามารถ
เขียน Maxterm ในรูปแบบต่าง ๆ ได้ดงั ตาราง

เอกสารประกอบการสอนวิชาความรู้พ้ืนฐานทางวทิ ยาการคอมพิวเตอร์
อ.ดร.พัฒนพงษ์ วนั จันทึก

บทที่ 6 วงจรทางตรรกะและพชี คณติ บลู นี
(Logic Circuit and Boolean Algebra) 116

ดงั นั้น สมการลอจิกของ 3 ตวั แปร เขียนไดเ้ ปน็
f (A, B, C) = (000)(010)(011)(100)

หรอื
f (A, B, C) = ΠM(0,2,3,4)

และสามารถเขยี นตารางคา่ ความจรงิ ของสมการลอจิกแบบ POS ข้างต้น ได้ดงั น้ี

จากตารางค่าความจรงิ จะเห็นวา่ Maxterm ที่ให้ผลลัพธเ์ ป็นลอจิก 0 คอื Maxterm ทเี่ ก่ียวขอ้ งใน
สมการลอจิก ดังนนั้ สามารถเขยี นสมการลอจิกแบบ POS ของ Maxterm ไดจ้ ากการรวม Maxterm ทใ่ี ห้
ผลลัพธเ์ ป็นลอจกิ 0 จากตารางคา่ ความจริง

สมการลอจิกแบบ POS ทีจ่ ะเป็นสมการในรูปแบบมาตรฐานนน้ั ต้องเป็นสมการลอจิกท่ีในแต่ละ
เทอมมีตวั แปรครบทุกตัวเทา่ น้ันการเปลยี่ นสมการ POS ทัว่ ไปเป็นสมการมาตรฐาน ทาไดโ้ ดย “บวกเทอม
ที่ตวั แปรยงั ไม่ครบดว้ ยตัวแปรท่ีขาดหายไป และมีคา่ ลอจิกเป็น 0 เช่น (AA) โดยจดั รปู แบบดว้ ยคณุ สมบัติ

A + BC= (A+B)(A+C)

เอกสารประกอบการสอนวชิ าความรพู้ ้นื ฐานทางวทิ ยาการคอมพิวเตอร์
อ.ดร.พฒั นพงษ์ วันจันทึก

บทที่ 6 วงจรทางตรรกะและพีชคณติ บลู ีน
(Logic Circuit and Boolean Algebra) 117
ตวั อยา่ งที่ 7 สมการใดตอ่ ไปนเ้ี ปน็ สมการ POS แบบ Canonical product

เอกสารประกอบการสอนวชิ าความรพู้ ้นื ฐานทางวทิ ยาการคอมพวิ เตอร์
อ.ดร.พัฒนพงษ์ วนั จันทกึ

บทที่ 6 วงจรทางตรรกะและพชี คณติ บลู ีน
(Logic Circuit and Boolean Algebra) 118
ตวั อย่างท่ี 8 ใหเ้ ขียนฟงั ก์ชนั และตารางค่าความจริงของสมการต่อไปน้ี

เอกสารประกอบการสอนวิชาความรพู้ ื้นฐานทางวทิ ยาการคอมพวิ เตอร์
อ.ดร.พฒั นพงษ์ วนั จนั ทกึ

บทที่ 6 วงจรทางตรรกะและพชี คณิตบลู ีน
(Logic Circuit and Boolean Algebra) 119

เอกสารประกอบการสอนวชิ าความรู้พื้นฐานทางวทิ ยาการคอมพวิ เตอร์
อ.ดร.พฒั นพงษ์ วนั จนั ทกึ

บทท่ี 6 วงจรทางตรรกะและพีชคณติ บลู นี
(Logic Circuit and Boolean Algebra) 120

ดงั ตอ่ ไปนี้ 7.2.3 การแปลงรูประหว่าง SOP และ POS
การแปลงรปู ระหวา่ ง SOP และ POS สามารถทาไดโ้ ดยอาศยั กฎของพชี คณิตบลู นี

SOP POS A+BC = (A+B)(A+C)
POS  SOP A(B+C) = AB+AC

ตัวอย่างที่ 9 สมการลอจกิ ใดเปน็ สมการแบบ SOP หรอื POS โดยมีเง่ือนไข คือ หากเป็นแบบ SOP ให้
แปลงเปน็ POS และหากเป็น POS ให้แปลงเป็น SOP

เอกสารประกอบการสอนวิชาความรู้พ้ืนฐานทางวทิ ยาการคอมพิวเตอร์
อ.ดร.พัฒนพงษ์ วันจนั ทกึ

บทท่ี 6 วงจรทางตรรกะและพชี คณติ บูลนี
(Logic Circuit and Boolean Algebra) 121

จากตัวอย่างข้างต้นจะเห็นว่า วธิ กี ารน้เี ปน็ วธิ ีการทย่ี ุ่งยากและไมเ่ หมาะสมกับสมการท่ีมีความ
ซบั ซอ้ น วิธีการท่นี ิยมนามาใช้ในการแปลงรูปสมการ คือ การขยายสมการลอจกิ ให้เป็น Canonical sum
หรอื Canonical product ก่อน จึงทาการแปลงรูปตามขน้ั ตอนดงั ต่อไปน้ี

1. สมการลอจกิ ต้องอย่ใู นรูป Canonical sum หรือ Canonical product เท่านัน้
2. หาจานวนเทอมสงู สดุ ของสมการลอจิก
จานวนเทอมสงู สุดของสมการลอจกิ = 2n

เมือ่ n คอื จานวนตัวแปรของสมการ
3. แปลงรูประหว่าง Maxterm และ Minterm โดยตรง โดยเขียนเฉพาะเทอมท่ีไม่มีในอกี
รปู แบบหนึ่งเท่านนั้ ทงั้ น้ีจานวนเทอมท้ังหมดจะต้องไม่เกินจานวนเทอมในขอ้ ท่ี 2

เอกสารประกอบการสอนวชิ าความรู้พ้ืนฐานทางวิทยาการคอมพิวเตอร์
อ.ดร.พฒั นพงษ์ วันจันทกึ

บทที่ 6 วงจรทางตรรกะและพชี คณิตบูลนี
(Logic Circuit and Boolean Algebra) 122
ตัวอยา่ งที่ 10 สมการลอจิกใดตอ่ ไปน้ีเปน็ สมการแบบ SOP หรอื POS โดยมเี ง่ือนไข คือ หากเปน็ แบบ
SOP ใหแ้ ปลงเป็น POS และหากเปน็ POS ให้แปลงเปน็ SOP

เอกสารประกอบการสอนวิชาความรพู้ น้ื ฐานทางวทิ ยาการคอมพวิ เตอร์
อ.ดร.พัฒนพงษ์ วนั จันทกึ

บทท่ี 6 วงจรทางตรรกะและพีชคณติ บลู ีน
(Logic Circuit and Boolean Algebra) 123

แบบฝกึ หัด

1. จงเขียนตารางค่าความจริงและลอจกิ เกต (Logic Gate)
1.1 X = (AB) + (CA)
1.2 X = [ A + (B + C)]B
1.3 X = A(B+C) + B(A+C)

2. ลดทอนรูปสมการต่อไปนี้ โดยใช้ทฤษฎบี ลู นี
2.1 Y = ABC[AB+C(BC+AC)]
2.2 Y = AB + BC(B + C)
2.3 Y = (B+BC)(B+BC)(B+D)

3. พสิ จู นส์ มการตอ่ ไปนี้และเขียนตารางคา่ ความจรงิ ของ A + B(A + C) + AC = A + BC
4. จงลดทอนสมการตอ่ ไปนี้ 6 คะแนน

4.1 f(A,B,C) = AB + CD
4.2 f(A,B,C) = ABC+ AC + ABC
4.3 f(A,B,C) = A+BC+AB
5. จงเขียนตารางค่าความจริงและลอจกิ เกต (Logic Gate) 20 คะแนน
5.1 Y = ABC[AB+C(BC+AC)]
5.2 Y = AB + BC(B + C)
5.3 Y = (A+BC)(B+D)
5.4 Y = R(PQ + PR)
5.5 Y = C(A+C) + {BC(A+B)}

เอกสารประกอบการสอนวชิ าความรู้พืน้ ฐานทางวิทยาการคอมพิวเตอร์
อ.ดร.พัฒนพงษ์ วนั จนั ทกึ