Modul Praktukim Sistem Digital

1|Page

MODUL PRAKTIKUM
SISTEM DIGITAL

LABORATORIUM ELEKTRONIKA & ISTRUMENTASI
FAKULTAS MATEMATIKA DAN ILMU
PENGETAHUAN ALAM
UNIVERSITAS MULAWARMAN

2|Page

DAFTAR ISI

DAFTAR ISI .............................................................................................................. 3
CATATAN SEBELUM MELAKUKAN PERCOBAAN ................................................. 4
PERCOBAAN 1
PENGENALAN GERBANG LOGIKA ....................................................................... 5

TUJUAN PERCOBAAN: ........................................................................................ 5
DASAR TEORI: ..................................................................................................... 5
ALAT DAN BAHAN:............................................................................................... 8
LANGKAH PERCOBAAN: ..................................................................................... 8
PERCOBAAN 2
RANGKAIAN FLIP-FLOP....................................................................................... 14
TUJUAN PERCOBAAN: ...................................................................................... 14
DASAR TEORI .................................................................................................... 14
LANGKAH PERCOBAAN .................................................................................... 18
PERCOBAAN 3
REGISTER ............................................................................................................. 21
TUJUAN PERCOBAAN: ...................................................................................... 21
DASAR TEORI .................................................................................................... 21
ALAT-ALAT PERCOBAAN: ................................................................................. 24
LANGKAH PERCOBAAN .................................................................................... 24
PERCOBAAN 4
PENCACAH (COUNTER)....................................................................................... 28
TUJUAN PERCOBAAN: ...................................................................................... 28
DASAR TEORI .................................................................................................... 28
ALAT-ALAT PERCOBAAN .................................................................................. 35
LANGKAH PERCOBAAN .................................................................................... 35

3|Page

CATATAN SEBELUM MELAKUKAN PERCOBAAN

1. Berdoalah sebelum melakukan percobaan.
2. Pastikan anda sudah membaca pengantar teori yang berkaitan dengan

percobaan sistem digital.
3. Anda dapat melakukan simulasi pada software Proteus sebelum melakukan

percobaan.
4. Perhatikanlah keselamatan kerja dalam percobaan, seperti:

a. Memastikan seluruh hubungan kabel yang digunakan tidak ada yang
terkelupas, terbuka, dan longgar.

b. Menghubungkan catu daya dengan rangkaian secara benar dan tepat
sesuai kebutuhan percobaan.

c. Mengatur skala alat ukur sesuai dengan kebutuhan pengukuran.
d. Memperhatikan polaritas tegangan sumber daya yang digunakan, bak DC

maupun AC.
e. Meminta bantuan kepada instruktur atau asisten terkait rangkaian yang

akan atau telah disusun.
f. Memastikan seluruh panel dan sumber tegangan dalam keadaan mati

setelah selesai melakukan percobaan.
5. Apabila terdapat pertanyaan dari prosedur pelaksanaan praktikum atau

penggunaan buku ini dipersilahkan untuk menghubungi tim laboratorium
Fisika Elktrnika dan Instrumentasi.

Tim Fisika Elektronika dan Instrumentasi

4|Page

PERCOBAAN 1
PENGENALAN GERBANG LOGIKA

TUJUAN PERCOBAAN:
1. Mengenal prinsip kerja gerbang logika dasar
2. Mengenal macam macam IC gerbang logika.
3. Menyusun dan mensimulasikan rangkaian gerbang logika dasar.

DASAR TEORI:
Hubungan antara input variable biner dengan keluaran yang diberikan pada suatu
rangkaian digital dikenal sebagai fungsi logika. Hubungan ini memenuhi aturan atau
hukum aljabar Boolean. Dalam aljabar Boolean semua hubungan logika antata variasi
variabel-variabel biner dijelaskan dalam tiga gerbang logika dasar yaitu (Ali dan
Nugraha, 2018):

1. Gerbang Logika/Operasi AND
2. Gerbang Logika/Operasi OR
3. Gerbang Logika/Operasi NOT
Ketiga gerbang logika dasar tersebut dijelaskan dalam tiga bentuk, yaitu:
- Tabel Kebenaran, yang menenjukkan keadaan dari variabel masukan maupun

keluaran.
- Simbol untuk memberikan ciri pada rangkaian digital,
- Dan Persamaan atau fungsi Boolean
Ketiga gerbang logika tersebut dapat direalisasikan dalam bentuk rangkaian elektronik
dan dapat pula dikembangkan menjadi gerbnag logika lain seperti NAND (NOT-AND),
NOR (NOT-OR), EX-OR (EXCLUSIVE OR), dan EX-NOR (ECLUSIVE NOT OR).

Gerbang Logika AND
Gerbang logika yang memebrikan keadaan level logika 1 (high) pada outputnya, jika
dan hanya jika semua keadaan inputnya memiliki keadaan 1 (high). Tabel kebenaran
untuk gerbang AND ditunjukkan pada tabel berikut:

5|Page

A B Y = AB

00 0

01 0

10 0

11 1

Persamaan logika untuk gerbang AND dengan dua masukan adalah:

Y=A.B atau Y=AB atau Y= A AND B

dan simbol yang menyatakan operasi logika AND dinyatakan pada gambar berikut
(Muchlas, 2020):

A
Y

B

Gambar 1.1. simbol Gerbang Logika AND

Gerbang Logika OR

Gerbang OR merupakan gerbang logika yang memebrikan keadaan logika 1 (high)
pada keluarannya jika salah satu dari inputnya memiliki keadaan 1 (high). Tabel
kebenaran untuk OR dengan 2 masukan (input) A dam B dan keluaran Y, ditunjukkan
pada tabel berikut:

A B Y= A+B

00 0

01 1

10 1

11 1

dan simbol dari rangkaian gerbang logika OR tampak pada gambar di bawah ini:

6|Page

A
BY
Gambar 1.2. simbol gerbang OR dengan 2 masukan.
Persamaan logika atau ekspresi Boolean untuk operasi OR dinyatakan dalam
persamaan (Muchlas, 2020):

Y = A + B atau Y = A OR B

Gerbang Logika NOT
Berbang logika yang memberikan keluaran biner keadaan 1 (high), jika keadaan
masukannya adalah 0 (low), atau sebaliknya gerbang yang akan memberikan
keaddan biner 0 (low) jika keadaan masukannya adalah 1 (high) merupakan prinsip
dari gerbang NOT. Persamaan atau ekspresi Boolean dari gerbang NOT adalah:

Y = NOT A atau Y = A .
Tabel kebenaran dan simbol dari gerbang not adalah:

A Y= A
01
10

AY

Gambar 1.3. Simbol gerbang logika NOT

7|Page

Gerbang NAND dan NOR

Gerbang AND dan OR masing masing dapat dikombinasikan keluarannya dengan
gerbang NOT, yang selanjutnya disebut sebagai gerbang NAND (NOT-AND) dan
gerbang NOR (NOT-OR). Ekspresi Boolean, Tabel kebenaran, dan simbol untuk
gerbang NAND dan NOR adalah sebagai berikut:

Y = AB (Ekspresi gerbang NAND)
Y = A+B (Ekspresi gerbang NOR)

A B Y= A B Y=

00 1 00 1
01 1 01 0
10 1 10 0
11 0 11 0

Tabel Kebenaran gerbang NAND dan NOR
ALAT DAN BAHAN:
Catu daya (5V, 500 mA), multimeter, LED, beberapa IC seri 7408, 7404, 7432, 7400,
7402, 7486, 74LS266, resistor dan kabel-kabel jumper (penghubung)

LANGKAH PERCOBAAN:
1. Percobaan Gerbang Logika AND

Dalam melakukan percobaan gerbang logika AND anda dapat menggunakan IC 7408
(gerbang AND dengan 2 masukan), dengan konfigurasi kaki-kaki IC sebagai berikut:

8|Page

Gambar 1.4. pin (kaki-kaki IC 7408)

Pasanglah IC pada soket yang sesuai. IC seri 7408 berisi empat gerbang AND dan
dalam percobaan ini hanya digunakan satu gerbang. Pilihlah satu gerbang sedemikian
hingga membentuk rangkaian dengan fungsi seperti gambar berikut:

A
O ke indikator LED atau voltmeter

B

Ukurlah tegangan keluaran (O) atau amati gejala yang terjadi pada indikator LED
berdasarkan variasi masukan pada A dan B. Variasi pada masukan adalah pemberian
tegangan pada saluran masukan, yakni dikenai tegangan + 5 volt (dengan tanda 1)
atau dihubungkan ke Gnd (dengan tanda 0). Kemudian masukkan data pengamatan
itu ke dalam tabel di bawah ini :

Masukan Keluaran
AB Tegangan Keadaan LED

00 (Volt)
01
10
11

2. Percobaan Gerbang Logika OR

Anda dapat melakukan percobaan gerbang logika OR dengan menggunakan IC seri
7432. Adapun konfigurasi kaki-kaki (pin) dari IC 7432 ditunjukkan pada gambar
berikut:

9|Page

Gambar 1.5. pin (kaki-kaki IC 7432)

Pasanglah IC pada soket yang sesuai. IC seri 7432 berisi empat gerbang OR dan
dalam percobaan ini hanya digunakan satu gerbang. Pilihlah satu gerbang sedemikian
hingga membentuk rangkaian dengan fungsi seperti berikut ini :

A
O ke indikator LED atau voltmeter

B

Selanjutnya ukurlah tegangan keluaran (O) atau amatilah gejala yang terjadi pada
indicator lampu LED berdasarkan variasi masukan pada A dan B. Pada gerbang OR
variasinya adalah Ai atau Bi dihubungkan dengan +5 volt (dengan tanda 1) ataupun
dihubngkan dengan Gnd (dengan tanda 0). Kemudian masukkan data pengamatan
itu ke dalam tabel di bawah ini :

Masukan Keluaran
AB Tegangan Keadaan LED

00 (Volt)
01
10
11

3. Percobaan Gerbang NOT

Anda dapat mealukan percobaan gerbang NOT dengan menggunakan IC 7404.
Adapun konfigurasi kaki-kaki (pin) gerbang NOT ditunjukkan oleh gambar berikut:

10 | P a g e

Gambar 1.6. pin (kaki-kaki) IC seri 7404
Pasanglah IC pada soket yang sesuai. IC seri 7404 berisi enam gerbang NOT dan
dalam percobaan ini hanya digunakan satu gerbang. Pilihlah satu gerbang sedemikian
hingga membentuk rangkaian dengan fungsi seperti berikut ini :

A O ke indikator LED atau voltmeter

Ukurlah tegangan keluaran (O) atau amati gejala yang terjadi pada indikator LED
berdasarkan variasi masukan pada Ai. Pada rangkaian NOT variasinya adalah A
dihubungkan dengan +5 volt (dengan tanda 1) atau dihubngkan dengan Gnd (dengan
tanda 0). Kemudian masukkan data pengamatan itu ke dalam tabel di bawah ini :

Masukan Keluaran (Oi)
Tegangan Keadaan LED
A
(Volt)
0
1

4. Percobaan Gerbang NAND, NOR, EX-OR, E-NOR

Anda dapat melakukan Langkah yang sama dengan percobaan sebelumnya.
Gerbang NAND, NOR, EX-OR, dan EX-NOR dapat disusun dengan
mengkombinasikan gerbang AND, OR, dengan gerbang NOT. Percobaan juga dapat
dilakukan dengan menggunakan IC 7400 (Gerbang NAND 2 input). IC 7402 (Gerbang
NOR 2 input), IC 7486 (Gerbang EX-OR 2 Input). Adapun konfigurasi kaki kaki dari
IC-IC tersebut ditunjukkan oleh gambar berikut:

11 | P a g e

(a) (b)

(c)
Gambar 1.7. (a) Konfigurasi Kaki-kaki pin IC 7400 (NAND 2-input); (b) Konfigurasi
Kaki-kaki pin IC 7402 (NOR 2-input); (c) Konfigurasi Kaki-kaki pin IC 7486 (NAND 2-

input);

Selanjutnya isilah tabel kebenaran berikut ini, berdasarkan percobaan dan
pengamatan yang anda lakukan:

Tabel Percobaan Gerbang Logika NAND

Masukan Keluaran

AB Tegangan Keadaan LED
(Volt)
00
01
10
11

12 | P a g e

Tabel Percobaan Gerbang Logika NOR

Masukan Keluaran

AB Tegangan Keadaan LED
(Volt)
00
01
10
11

Tabel Percobaan Gerbang Logika EX-OR

Masukan Keluaran

AB Tegangan Keadaan LED
(Volt)
00
01
10
11

Tabel Percobaan Gerbang Logika EX-NOR

Masukan Keluaran

AB Tegangan Keadaan LED
(Volt)
00
01
10
11

Dari setiap tabel pada masing-masing gerbang atau kombinasi (rangkaian) gerbang
dasar di atas, bandingkanlah hasil pengamatan anda dengan hasil yang diperoleh
secara teoritis. Kesimpulan apa yang dapat diperoleh setelah melakukan
perbandingan tadi ?

13 | P a g e

PERCOBAAN 2
RANGKAIAN FLIP-FLOP

TUJUAN PERCOBAAN:
1. Mahasiswa dapat merangkai/mensimulasikan berbagai macam flip-flop.
2. Mahasiswa dapat menjelaskan prinsip kerja flip-flop.

DASAR TEORI
Flip-Flop Set-Reset (SR)

Flip-flop mempunyai dua keluaran yang salah satunya merupakan kompolemen
keluaras yang lain. Keluaran flip flop berupa tegangan rendah (0) atau tinggi (1).
Tegangan tinggi dapat dirubah menjadi rendah (berlaku sebaliknya) dengan cara
melakukan drive pada rangkaian tersebu dengan masukan yang disebut sebagai
trigger (pemicu). Tegangan keluaran akan tetap rendah sampai waktu yang tak
terbatas sampai akhirnya akhirnya datang pemicu yang dapat merubahnya.Flip flop
dibedakan berdasarkan perilakunya. Salah satu jenis flip-flop adalah Flip Flop RS atau
kadang disebut sebagai flip flop SC (Set-Clear) (Ali dan Nugraha, 2018).Flip-flop SR
merupakan memori (rangkaian penympan informasi) yang melakukan penyimpanan
data dengan cara memberi sinyal pada masukan Set (S) dan Reset (R) (Muchlas,
2020). Flip-Flop SR dapat disusun dengan sepasang gerbang NAND yang dirangkai
seperti gamabr berikut:

NAND-1
SQ

R
NAND-2

Gambar Flip Flop (FF) SR dengan sepadang gerbang NAND
14 | P a g e

Dengan cara kerja sebagai berikut:

1. S = R = 1. Keadaan ini tidak memiliki pengaruh terhadap keluaran flip-flop.
Keluaran- keluaran Q dan Q akan tetap apapun keadaan masukan yang
mendahuluinya.

2. S = 0 dan R = 1. Keadaan ini akan selalu mengakibatkan keluaran menuju
ke keadaan Q = 1, dan akan tetap terjadi sampai sesudah S kembali ke 1.
Keadaan ini dikatakan bahwa flip-flop di-set.

3. S = 1 dan R = 0. Keadaan ini selalu menghasilakn Q = 0, dan akan tetap
bertahan sampai setelah R kembali menjadi 1. Keadaan ini dikatakan
bahwa flip-flop di-reset.

4. S = 1 dan R = 0. Keadaan ini selalu menghasilakn Q = 0, dan akan tetap
bertahan sampai setelah R kembali menjadi 1. Keadaan ini dikatakan
bahwa flip-flop di-reset.

Berdasarkan cara kerja tersebut dapat dibuat tabel kebenaran untuk flip flop SR yang
menggunakan gerbang NAND sebagai berikut:

Keluaran FF Keluaran FF

SR Q Q

11 tak berubah

01 1 0

10 0 1

00 terlarang

Flip-flop dengan gerbang NAND menampakkan bahwasannya S dan R merupakan
aktif rendah. S akan men-set Q = 1 ketika S menjadi rendah. Masukan R akan me-
reset Q = 0 ketika R menjadi rendah.

Flip-flop SR juga dapat disusun dengan gerbang logika NOR yang dirangkai seperti
gambar berikut:

15 | P a g e

S

RQ

Gambar Flip-flop SR dengan sepasang gerbang NOR

Flip-flop di atas bekerja dengan skema sebagai berikut:

1. S = R = 0. Keadaan ini tidak memiliki pengaruh terhadap keluaran flip-flop. Keluaran-
keluaran Q dan Q akan tetap apapun keadaan masukan yang mendahuluinya.

2. S = 1 dan R = 0. Keadaan ini akan selalu mengakibatkan keluaran menuju ke
keadaan Q = 1, dan akan tetap terjadi sampai sesudah S kembali ke 0. Keadaan
ini dikatakan bahwa flip-flop di-set.

3. S = 0 dan R = 1. Keadaan ini selalu menghasilakn Q = 0, dan akan tetap bertahan
sampai setelah R kembali menjadi 0. Keadaan ini dikatakan bahwa flip-flop di-
reset.

4. S = R = 1. Keadaan ini berusaha men-set dan me-reset secara bersamaan dan

menghasilkan keluaran tidak konsisten dengan flip-flop karena Q = Q = 0. Jika
masukan dikembalikan ke 0 secara bersamaan, keluarannya tidak dapat
diprediksi. Keadaan ini adalah terlarang.
Berdasarkan cara kerja tersebut dapat dituliskan tabel kebenaran berikut ini:

Keluaran FF Keluaran FF

SR Q Q

00 tak berubah

10 1 0

01 0 1

11 terlarang

Cara kerja flip-flop yang dibangun dengan gerbang NOR ini mirip dengan cara kerja
dari flip-flop NAND, terkecuali flip flop ini memiliki masukan S dan R yang merupakan
aktif tinggi dan keadaanya kan tetap jika s=R=0. Q akan di-set menjadi 1 oleh pulsa
tinggi pada masukan S, dan keadaan ini akan di-reset menjadi 0 oleh pulsa tinggi
pada masukan R.

16 | P a g e

Seperti telah dikemukakan sebelumnya, bahwa rangkaian flip-flop baik NOT, NAND
maupun NOR seperti yang telah kita pelajari masih merupakan flip-flop yang belum
sempurna karena tetap belum tersedia fasilitas untuk mengendalikannya. Oleh
karena itu, selanjutnya akan kita susun suatu flip-flop SR lain tetapi dengan
masukan aktif tinggi dan yang memungkinkan untuk dikembangkan menjadi flip-flop
yang dapat dikendalikan. Kita akan memanfaatkan flip-flop NAND seperti yang telah
kita pelajari dengan menmbahkan gerbang NOT pada kedua masukannya. Gerbang
NOT tersebut merupakan gerbang NAND yang kedua masukannya disatukan.
Hal ini untuk menyiapkan fasilitas pengendali. Untuk lebih jelasnya perhatikanlah
Gambar berikut

SQ

R
Gambar Flip-flop aktif tinggi dengan gerbang NAND

Flip-Flop SR Berdetak (Clocked SR FF)
Flip-flop RS merupakan pengembanga leih lanjut dari flip flop sebelumnya. Masukan
R dan S pada rangkaisan SR atau RS dapat disinkronisasi dengan menambahkan
masukan clock (detak). Flip flop akan mengalami perubahan seperti pada flip flop
SR/RS sambal menunggu siyaldetak aktif (logika tinggi) atau keluaran Q pada RS flip-
flop tidak dapat segera merespon masukan dari S dan R sebelum adanya masukan
clock (detak). Rangkaian flip-flop SR berdetak diilustrasikan pada gambar berikut (Ali
dan Nugroho, 2018):

Gambar Flip Flop RS Berdetak (clocked RS FF) (Ali dan Nugroho, 2018)

17 | P a g e

Flip-Flop D
Flip-Flip D dkenal juga sebagai Flip-flpo Data atau Delay. Flip flop ini hanya memiliki
satu inpit yaitu D. Flip flop D dapa dikembangkan dari flip flop SR/RS. Pada flip flop D
kondisi terlarang dapat dihindari. Masukan R dan S dimodifikasi sehingga data
masukan menjadi satu saja yaitu D. Model modisikasinya adalah dengan cara
menambahkan gerbang NOT dari input S ke input R seperti diilustrasikan oleh gambar
tersebut:

D

SQ

Ck

R

Gambar Flip-Flop D yang dikembangkan dari Flip Flop SR

ALAT-ALAT:
Catu daya (5V, 500 mA), multimeter, LED, IC seri 7400, 7404, 7408 dan kabel jumper
(penghubung).

LANGKAH PERCOBAAN
1. Rangkaian Flip Flop RS.

Susunlah rangkaian flip flop dengan kombinasi gerbang logika seperti gambar berikut:

18 | P a g e

SA
Q

Ck

RB

Hubungkan lah keluaran Q dan Q dengan voltmeter atau LED. Selanjutnya
lakukanlah variasi S dan R dengan cara dibiarkan terlepas atau dihubungkan dengan
GND. Pada keadaan ini anda dapat menghubungkan masukan Ck (clock) dengan
GND.amatilah keadaan LED dan catatlah data pengamatan anda kedalam tabel
berikut:

SRQQ
00
01
10
11

2. Flip flop D
Susunlah flip-flop D dengan kombinasi gerbang logika seperti gamabr berikut:

DA
Q

Ck

B

Hubungkan terminal keluaran Q dan Q dengan LED. Amatilah keluaran atau
keadaan pada indicator LED berdasarkan variasi masukan D. Variasi pada D dapat
dilakukan dengan menghubungkan dengan Vcc atau dengan GND. Dalam hal ini
hubungkanlah Ck (clock) dengan Vcc. Catatlah data pengamatan anda kedalam tabel
berikut:

19 | P a g e

Keluaran

Mula-mula Baru
D QQ QQ

Berdasarkan hasil pengamatan yang telah diperoleh, buatlah laporan seperti
biasanya. Kemudian sertakanlah kesesuaian antara tabel kebenaran teoritis dengan
tabel kebenaran hasil pengamatan untuk suatu jenis FF dan Prinsip kerja dari masing-
masing flip flop.

20 | P a g e

PERCOBAAN 3
REGISTER

TUJUAN PERCOBAAN:

1. Mehasiswa dapat mengenal jenis-jenis register
2. Mahasiswa dapat menyususun rangkaian register.
3. Mahasiswa dapat melakukan simulasi rangkaian register.
4. Mahasiswa dapat menjelaskan prinsip kerja register.

DASAR TEORI

Register

Register merupakan blok logika yang sangat penting dalam kebanyakan sistem digital.
Register umum digunakan untuk menyimpan informasi biner yang muncul pada
keluaran sebuah matrik pengkodean secara sementara. Register juga digunakan
untuk menyimpan data biner yang sedang dikode secara sementara. Regiter dapat
digunakan untuk membentuk dasar dari beberapa operasi aritmatika seperti
komplementasi, perkalian, dan pebagian.

Register sendiri tersusun atasan kumpulan flip flop yang dapat digunakan untuk
menyimpan suatu bilangan biner. Flip flop harus disusun sedemikian rupa sehingga
data dapat dimasukkan atau dikeluarkan (Ali dan Nugraha, 2018). Fungsi utama dari
register adalah menimpan keadaan biner yang panjangnya lebih dari satu bit
(Muchlas, 2020).

Register Paralel

Register paralel memiliki input dan output berupa saluran data parallel dengan
panjang n-bit. Register ini dapat dibangun dengan emnyusun kumpulan flup flop D.
Pada register ini data di inputkan secara serempak melalui saluran masukan (D3 D2
D1 D0). Ketika register tersebut akan dibaca outputnya maka data akan dikeluakan
secara serempak melalui saluran keluaran (Q3 Q2 Q1 Q0). Prinsip penyimpanan data
pada register adalah memindahkan data yang ada pada inputnya ke outputnya.
Penyimpanan data pada register paralel dilakukan dengan cara menempatkan data

21 | P a g e

yang akan disimpan pada input paralel, dan untuk memindahkan data tersebut ke
outputnya dilakukan dengan memberikan sebuah pulsa (clock). Pada gambar
dibawah ini ditunjukkan ilustrasi cara pemindahan data biner dari masukan ke
keluaran register. Pada gambar tersebut terdapat input masukan biner berupa data
1011. Data tersebut mula mula disimpan pada saluran input D3 D2 D1 D0 = 1 0 1 1, dan
saat terjadinya tepi turun pada clock data dipindahkan ke output register sehingga
saluran keluaran Q3 Q2 Q1 Q0 = 1 0 1 1 (Muchlas, 2020).

D3 D Q3

Ck

D2 D Q2

Ck

D1 D Q1

Ck

D0 D Q0
Clock (Ck) Ck

OE

Gambar Register Paralel

22 | P a g e

Gambar Ilustrasi Masukan dan Keluaran Register Paralel (Muchlas, 2020)

Register Serial (Geser)

Selaian register paralel, terdapat juga register geser yang melakukan penyimpanan
data secara serial dengan memasukkan bit satu persatu secara sekuensial. Register
ini melakukan pergeseran bit yang ada didalam elemen elemennya. Gambar dibawah
ini merupakan ilustrasi rangkaian register serial (geser) 4 bit yang memiliki masukan
1 bit dan keluaran 1 bit secara serial, dan setara dengan 4-bit output parallel.

D3 Q3 D3 Q2 D3 Q1 D3 Q0

Ck Ck Ck Ck

Pulsa Clock

Gambar Register geser dengan input 1 bit
serial.

Cara keja dari register serial (geser) ini dalam hal penyimpanan data diilustrasikan
seperti pada gambar di bawah ini:

23 | P a g e

Gambar ilustrasi penyimpanan data pada register geser/serial (Muchlas, 2020).
Misal data yang akan disimpan adalah 1011 dan keadaan mula mula dari saluran
keluaran adalah Q3 Q2 Q1 Q0 = 0 0 0 0. Data dimasukkan dengan cara menginput
terlebih dahulu bit LSB dari data yang ingin disimpan, dan dilanjut secara sekuensial
sampai ke data MSB. Tepi turun pada pulsa clock ke-1 akan memicu ke empat flip
flop. Karena pada D1 terpasang data biner 1 maka akan menghasilkan keluaran q3=1.
Ketika clock berlanjut ke tepi turu ke-2 yang memicu 4 keempat flip flop, karena pada
masukan D2 yang merupakan keluaran Q1 bernilai 1, maka keluaran D2 akan
memberikan nilai 1. Pada proses ini Q3=1 karena terdapat masukan 1 pada D3.
Proses ini terus berjalan seiring berjlannya clock seperti diilustrasikan pada gambar di
atas sampai register memberikan keluaran 1011 (Muchlas, 2020).

ALAT-ALAT PERCOBAAN:
Catu Daya +5V, generator clock, LED, IC-7476, IC-7404, IC-7408, IC-7474, IC-7400,
IC-7495) breadboard, kabel jumper, dan pembentuk bit (saklar anti debouncing).
LANGKAH PERCOBAAN

1. Register Paralel
1.1 Susunlah rangkaian register seperti gambar berikut pada breadboard.

Putuskan lebih dahulu hubungan dengan catu daya. Rangkaian berikut terdiri
dari 2 buah IC-7474 (Flip-flop D), sebuah IC-7408 (gerbang AND), 4 buah
LED dan sumber detak.

24 | P a g e

1.2 Hubungkan keluaran Q0, Q1, Q2, dan Q3 masing-masing dengan LED. Setelah
rangkaian diyakini benar, hubungkan dengan catu daya dan hidupkan !
Saluran OE (Output Enable) mula-mula dihubungkan ke gnd (keadaan logik 0).
Catat keadaan logik awal dari keluaran Q0, Q1, Q2, dan Q3 ketika OE dikenai
keadaan 1 sesaat. Masukkan sembarang data 4 bit (misal D3D2D1D0 = 1011)
pada saluran D0, D1, D2, dan D3. Kemudian masukkan pulsa detak saluran
pulsa geser dengan mengubah sebentar keadaan yang semula 0 menjadi 1
dan kembalikan ke 0 lagi.

1.3 Keluarkan data dengan mengatur OE pada keadaan logik 1. Nilai data yang
keluar dapat diamati pada LED keluaran dan catatlah keadaan tersebut dengan
urutan Q3 Q2 Q1 Q0.

D3 D Q3

Ck

D2 D Q2

Ck

D1 D Q1

Ck

D0 D Q0
Clock (Ck) Ck

OE
1.4 Ulangi percobaan di atas (langkah 2 dan 3) dengan data lain sebanyak 4 kali

lagi, dan tuliskan hasil pengamatan tersebut pada tabel berikut!

25 | P a g e

Masukan Keluaran
No. D3 D2 D1 D0 Q3 Q2 Q1 Q0
1 110 1
2
3
4
5

2. Register Seri (Geser)
2.1 Susunlah rangkaian register seperti gambar berikut pada breadboard.

Putuskan lebih dahulu hubungan dengan catu daya. Rangkaian berikut terdiri
dari 2 buah IC-7474 (Flip-flop D), sebuah IC-7408 (gerbang AND), sebuah LED
dan sumber detak.

Serial In D Q3 D Q2 D Q1 D Q0
Ck Ck Ck
Ck Serial Out
OE

Pulsa (clock)

2.2 Hubungkan saluran keluaran dengan LED. Setelah rangkaian diyakini benar,
hubungkan dengan catu daya dan hidupkan ! Saluran OE (Output Enable)
mula-mula dihubungkan ke gnd (keadaan logik 0). Catat keadaan logik awal
dari keluaran ketika OE dikenai keadaan 1 sesaat. Masukkan sembarang data
4 bit secara serial (misal 1011) pada saluran masukan. Kemudian masukkan
pulsa detak pada saluran pulsa geser dengan mengubah sebentar keadaan
yang semula 0 menjadi 1 dan kembalikan ke keadaan 0 lagi.

2.3 Keluarkan data dengan mengatur OE pada keadaan logik 1. Nilai data yang
keluar dapat diamati pada LED keluaran secara serial dan catatlah keadaan
tersebut secara serial.

2.4 Ulangi percobaan di atas (langkah 2 dan 3) dengan data lain sebanyak 4 kali
lagi, dan tuliskan hasil pengamatan tersebut pada tabel berikut !

26 | P a g e

Masukan pada Keluaran pada
No. Clock ke- clock ke

123 4 1234
1
2
3
4
5

Berdasarkan hasil pengamatan yang telah diperoleh, buatlah laporan seperti
biasanya. Kemudian sertakanlah kesesuaian antara tabel kebenaran teoritis dengan
tabel kebenaran hasil pengamatan untuk suatu jenis Register dan Prinsip kerja dari
masing-masing Register.

27 | P a g e

PERCOBAAN 4
PENCACAH (COUNTER)

TUJUAN PERCOBAAN:
1. Mahasiswa dapat Menyusun rangkaian pencacah biner (counter).
2. Mahasiswa dapat mensimulasikan kerja pencacah biner (counter).
3. Mahasiswa dapat menjelaskan prinsip kerja dari pencacah biner (counter).

DASAR TEORI
Pencacah (Counter)

Pencacah (counter) merupakan rangkaian logika yang bersifat sekuensial dan dapat
digunakan untuk menghitung jumlah detakan atau pulsa yang dimasukkan. Pencacah
ini juga dapat digunakan dalam operasi aritmatika , pembagi frekuensi, penghitung
jarak, penghitung kecepatan, dan lain sebagainya. Counter merupakan susunan dari
beberapa flip flop yang dimanipulasi dengan memanfaatkan peta Karnaugh, sehingga
masukan yang ada dapat dihitung.

Secara umum pencacah terbagi menjadi 2, yaitu pencacah tak sinkron, dan pencacah
sinkron. Perbedaan dari kedua pencacah tersebut adalah dari pemicunya. Pemicu dari
pencacah tak sinkron minimal terdapat salah satu flip-flop yang clock nya dipicu oleh
keluaran dari flip flop lain atau dari sumbel clock lain. Flip-flop pada jenis counter ini
tersusun secara seri. Pencacah (conter) sinkron pemicunya bekerja secara serentak
atau hanya dipicu oleh satu sumber clock. Pada jenis ini flip flop tersusun secara
parallel (Ali dan Nugraha, 2018).

A. Pencacah Tak Sinkron

Untuk merancang pencacah tak serempak, perlu ditetapkan terlebih dahulu modulo
dari pencacah yang akan dirancang. Untuk modulo-2n, prosedur perancangannya
mengikuti urutan sebagai berikut (Muchlas, 2020):

1. Tetapkan modulo pencacah yang akan dirancang, misalnya akan dirancang
pencacah tak serempak modulo-8 atau modulo-2n dengan n=3.

2. Tentukan jumlah dan jenis flip-flop yang akan digunakan. Jumlah flip-flop yang
digunakan adalah n buah. Jika akan digunakan flip-flop J-K, maka sediakan
flip-flop J-K sebanyak n buah, dalam hal ini 3 buah.

28 | P a g e

3. Lakukan pengaturan input-input flip-flop yang digunakan. Untuk flip-flop J-K,
hubungkan semua input J dan input K dengan level logika 1. Untuk flip-flop T,
hubungkan semua input T dengan level logika 1, dan untuk flip-flop D,
hubungkan tiap input D dengan komplemen outputnya.

4. Berikan input pencacah ke input clock flip-flop paling kiri.
5. Hubungkan output flip-flop paling kiri dengan input clock flip-flop di sebelah

kanannya dan seterusnya.
6. Ambil output pencacah melalui setiap output flip-flop. Ingat: output flip-flop

paling kiri adalah LSB dan ouput flop paling kanan adalah MSB.
Langkah-langkah tersebut dapat diilustrasikan pada gambar berikut:

Counter tak Sinkron modulo-8 dengan flip-flop JK (Muchlas, 2020)
Cara kerja dari counter tak sinkron menggunakan flop flop digambarkan pada diagram
waktu berikut:

29 | P a g e

12345678

Clock

A1
0

B1
0

C1
0

Gambar diagram waktu pencacah tak sinkron
B. Pencacah Sinkron
Pencacah sinkron menghasilkan keluaran yang berubah secara bersamaan. Hal ini
tentunya memiliki keuntungan tidak terdapatnya waktu tunda dari counter. Pada
pencacah sinkron flip-flop (FF) di picu secara bersamaan oleh satu detakan (clock).
detak masukan dikenakan pada setiap FF maka digunakan beberapa gerbang dan
cara untuk mengendalikan kapan suatu FF berubah keadaan dan kapan FF itu tetap
oleh adanya pengaruh detak masukan. Untuk keperluan pengendalian itu dikerjakan
melalui saluran masukan FF, misal J dan K. Dengan demikian, dalam merancang
pencacah sinkron perlu menentukan agar J dan K setiap FF sebagai fungsi keluaran.
Untuk mengurangi banyaknya fungsi biasanya digunakan FF-D dan FF-T, karena
kedua FF tersebut memiliki satu saluran masukan. Jika dibandingkan dengan
pencacah tak sinkron, maka pada pencacah sinkron berlaku:
a. Saluran Ck untuk semua FF dihubungkan bersama sehingga detak masukan
dikenakan pada setiap FF secara bersamaan (simultan).
b. Hanya FF paling depan, yang berkedudukan sebagai LSB, yang dapat dikenai J =
K = 1 secara permanen. Saluran J dan K pada FF yang lain dikendalikan melalui
kombinasi keluaran FF-FF yang sesuai.

30 | P a g e

c. Pencacah sinkron memerlukan lebih banyak persambungan (rangkaian) bila
dibandingkan pencacah tak sinkron yang setara.

d. Pencacah sinkron lebih cepat karena dapat menghitung frekuensi detak yang lebih
tinggi untuk selang waktu yang sama.
Untuk merancang pencacah sinkron dengan suatu jenis FF perlu mengetahui

tabel transisi siklus pencacahannya dan tabel eksitasi dari FF yang bersangkutan.
Selanjutnya, dari kedua tabel itu ditampung dalam suatu tabel kebenaran untuk
menentukan fungsi saluran masukannya terhadap keluarannya. Fungsi tersebut dapat
ditentukan dengan bantuan peta Karnough. Untuk lebih jelasnya, berikut ini
dikemukakan cara merancang suatu pencacah biner sinkron modulo 5 yang
menggunakan FF-JK. Untuk pencacah tersebut jelas diperlukan 3 buah FF.

Tabel eksitasi untuk FF-JK (telah dibahas dalam bab Flip-flop) adalah sebagai berikut
:

Qn → Qn+1 J K
00
01 0 X
10 1 X
11 X 1
X 0

Tabel transisi untuk pencacah biner sinkron modulo 5 adalah sebagai berikut :

Q2 Q1 Q0 Pencacahan
00 0 001
00 1 010
01 0 011
01 1 100
10 0 000
10 1 ---
11 0 ---
11 1 ---

Bilangan biner tertinggi hasil pencacahannya adalah 100. Dengan demikian keadaan
atau angka biner 101, 110, dan 111 tidak boleh terjadi. Keluaran pencacah tersebut
adalah Q2Q1Q0 di mana Q2 merupakan MSB dan Q0 sebagai LSB. Masukan Ck setiap

31 | P a g e

FF dihubungkan dengan detak masukan. Fungsi saluran masukan (J dan K) terhadap
saluran keluaran (Q) setiap FF tertuang dalam tabel kebenaran seperti berikut :

No. Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
baris

0 0 0 0 0X 0 X 1 X

1 0 0 1 0X 1 X X 1

2 0 1 0 0X X 0 1 X

3 0 1 1 1X X 1 X 1

4 1 0 0 X1 0 X 1 X

5 0 0 0 XX X X X 1

6 0 0 1 XX X X 1 X

7 0 1 0 XX X X X 1

Untuk menentukan J2, K2, J1, K1, J0 dan K0 sebagai fungsi dari variabel keluaran (Q2,
Q1, dan Q0) perlu dicermati satu per satu berdasarkan tabel eksitasi FF-JK. Misalkan
untuk Q2Q1Q0 = 000, oleh karena setelah terjadi detak masukan keadaannya harus
berubah menjadi Q2Q1Q0 = 001, ini berarti terjadi perubahan pada Q0 dari 0 menjadi
0, dan berdasarkan tabel eksitasi haruslah J2 = 0 dan K2 = X. Nilai J dan K tersebut
berlaku untuk Q2Q1Q0 dari 001 dan 010. Sedangkan untuk Q2Q1Q0 = 011 pada mana
Q2 berubah dari 0 menjadi 1, maka haruslah J2 = 1 dan K2 = X. Dengan cara yang
sama dapat diteruskan untuk transisi yang lain. Untuk Q2Q1Q0 = 100 pada detak
berikutnya harus berubah menjadi 000 (kembali ke keadaan awal pencacahan), maka
J2 = X dan K2 = 1 karena Q2 mengalami perubahan dari 1 ke 0. Selanjutnya, keluaran
pencacah tidak diijinkan untuk menuju ke keadaan 101, 110, dan 111, maka untuk
keadaan-keadaan tersebut harga J2 dan K2 boleh diisi sembarang, atau J2 = X dan K2
= X. Cara tersebut harus diteruskan untuk nilai-nilai J1, K1, J0 dan K0. Jika semua telah
terisi, untuk mendapatkan fungsi keadaan masukan terhadap keluarannya akan
dituangkan dalam peta Karnough seperti berikut. Oleh karena ada 6 masukan (3 FF),
yaitu J2, K2, J1, K1, J0 dan K0, maka akan diperoleh 6 peta Karnough. Tetapi peta
Karnough untuk masukan LSB, yaitu J0 dan K0, tidak perlu dibuat karena pada
umumnya berlaku J0 = K0 = 1.

32 | P a g e

Q 2 Q 1 Q 2Q1 Q2Q1 Q2 Q 1
Q0 0 0 X X

Q0 0 1 X X

J2 = Q1Q0

Q2Q1 Q 2Q1 Q2Q1 Q2 Q 1

Q0 X X X 1

Q0 X X X X

K2 = 1

Q2Q1 Q 2Q1 Q2Q1 Q2 Q 1

Q0 0 X X 0

Q0 1 X X X

J1 = Q0

Q2Q1 Q 2Q1 Q2Q1 Q2 Q 1

Q0 X 0 X X

Q0 X 1 X X

K1 = Q0

Q2Q1 Q 2Q1 Q2Q1 Q2 Q 1

Q0 1 1 X 1

Q0 X X X X

J0 = 1

Q2Q1 Q 2Q1 Q2Q1 Q2 Q 1

Q0 X X X X

Q0 1 1 X X

K0 = 1

33 | P a g e

Dari semua peta Karnough tersebut di atas, maka dapat diperoleh suatu sistem
persamaan (tidak unik) sebagai berikut :

J0 = K0 = 1
J1 = K1 = Q0
J2 = Q1Q0 dan
K2 = 1.
Atas dasar persamaan tersebut, maka diagram rangkaian pencacah biner sinkron
modulo 5 tampak pada Gambar berikut seperti berikut :

1

Q2 J2 Q1 J1 Q0 J0
Ck Ck Ck

2 K2 1 K1 0 K0

clock
Gambar : Pencacah biner sinkron modulo 5 dengan FF-JK.

Semua FF yang berdetak dapat digunakan sebagai komponen rangkaian pencacah
biner. Tetapi kebanyak FF yang digunakan adalah jenis FF-T dan FF-D, oleh karena
kedua jenis FF tersebut masing-masing hanya mempunyai satu saluran masukan.
Dengan demikian persambungan rangkaian pencacah yang dibuat menjadi lebih
sederhana.

34 | P a g e

ALAT-ALAT PERCOBAAN
Catu daya DC +5 volt, IC-7408, IC-7476, IC-7400, resistor, saklar SPDT,
breadboard, multimeter, LED, kabel jumper.

LANGKAH PERCOBAAN

1. Pencacah (Counter) Biner Tak Sinkron
1.1. Susunlah rangkaian seperti gambar di bawah ini dengan menggunakan dua

buah IC-7476, IC1 digunakan untuk FFA dan FFB, dan setengah dari IC2
digunakan sebagai FFC (ingat IC-7476 terdiri dari dua JKFF). Angka-angka
pada gambar menunjukkan nomor pin dari IC. Untuk IC-7476 pin 5 adalah
Vcc (+5 volt dc) dan pin 13 adalah GDN (tanah), tanpa menyalakan power
supply (catu daya).

QA QB QC

QA J QA J QA J
15 11 9 15
4 4
FFA Ck FFB Ck FFC Ck
6
1 1

K K K
Cr 16 Cr 12 Cr 16

Reset 3 83

Input clock

1.2. Hubungkanlah reset dan input pada generator bit, dan hubungkan QA, QB,
QC pada indikator LED.

1.3. Aturlah mula-mula Reset = 1, clock = 0 dan kemudian hidupkan sumber daya.
Resetlah pencacah dengan mengubah input reset sebentar ke 0 sehingga
semua input 0.

1.4. Masukkanlah pulsa input sebanyak 8 kali dan cacat keadaan dari QA QB QC
pada setiap pulsa input masuk. Satu pulsa input diperoleh dengan mengubah
input ke 1 sebentar kemudian 0 lagi.

35 | P a g e

1.5. Lakukan percobaan ini sebanyak 2 atau 3 kali dan hasil dari masing-masing
percobaan masukkan ke tabel berikut.

Input Clock ke ke QA QB QC
0
1
2
3
4
5
6
7

2. Pencacah Biner Sinkron
2.1. Susunlah rangkaian seperti gambar di bawah ini dengan menggunakan 2
buah IC-7476, IC1 digunakan untuk FFA dan FFB, dan setengah dari IC2
digunakan sebagai FFC (ingat IC-7476 terdiri dari dua JKFF). Angka-angka
pada gambar menunjukkan nomor pin dari IC. Untuk IC-7476 pin 5 adalah
Vcc (+5 volt dc) dan pin 13 adalah GDN (tanah). Sebuah IC-7408 yang
digunakan sebagai gerbang AND. Pin 14 dihubungkan ke Vcc (+5 volt dc)
dan pin 7 ke GND, tanpa menyalakan catu daya terlebih dahulu.

QA QA J 43 QB QA J QC QA J
15
2 Ck 9 15 Ck 4
11 FFB 6 FFC 1
12 16
1 K K
Cr Cr
Ck 1 3
16 8
FFA
Reset
K

Cr
3

Input clock

2.2. Hubungkan Reset dan Input pada generator bit (saklar yang keluarannya
dapat diatur 0 atau 1), sedangkan QA, QB, QC pada indikator LED

2.3. Aturlah mula-mula Reset = 1, clock = 1 dan kemudian hidupkan sumber daya.
Resetlah pencacah dengan mengubah input reset sebentar ke 0 sehingga
semua input 0
36 | P a g e

2.4. Masukkanlah pulsa input sebanyak 8 kali dan cacat keadaan dari QA QB QC
pada setiap pulsa input masuk. Satu pulsa input diperoleh dengan mengubah
input ke 1 sebentar kemudian 0 lagi.

2.5. Lakukan percobaan ini sebanyak 2 atau 3 kali dan hasil dari masing-masing
percobaan masukkan ke tabel berikut.
Input Clock ke QA QB QC
0
1
2
3
4
5
6
7

Berdasarkan hasil pengamatan yang telah diperoleh, buatlah laporan seperti
biasanya. Kemudian sertakanlah kesesuaian antara tabel kebenaran teoritis dengan
tabel kebenaran hasil pengamatan untuk suatu jenis Pencacah dan Prinsip kerja dari
masing-masing Pencacah. Gambarkanlah juga diagram waktu untuk pencacah tak
sinkron (serial counter).

37 | P a g e