แผนการจัดการเรียนรู้-วงจรไอซี.docx

(ก) การผสมคลื่นแบบ FM ซ่ึงคา่ ความจุ C เปล่ยี นแปลงจะทาใหค้ วามถเี่ ปลี่ยนแปลง

(ข) สญั ญาณ FM ที่เกดิ การถ่แี ละหา่ งสลับกนั ไป
รปู ภาพแสดงการผสมคล่นื ทางความถ่ีในเครื่องรบั – ส่งวิทยุ FM

จากรปู (ก) แสดงวงจรออสซิลเลเตอร์แบบแอลซี (LC Oscillator) โดยถา้ หากว่าคา่ ความจไุ ฟฟา้ ของตวั เก็บ
ประจุไฟฟา้ เกิดการเปลยี่ นแปลง น่ันกห็ มายความว่า ความถีอ่ อสซลิ เลเตอร์ก็จะเกดิ การเปลยี่ นแปลงดว้ ย ส่าหรบั รปู (ข)
แสดงใหเ้ หน็ สญั ญาณเอาต์พตุ ของ FM ซ่งึ ถา้ หากว่าสญั ญาณไซนเ์ กิดการเปล่ียนแปลงด้วยความถี่ 1 kHz ลกั ษณะเช่นน้ี
จะทา่ ให้ความถใ่ี นการผสมคลื่นเปลีย่ นแปลงไปที่ความถี่ 1 kHz ดว้ ย เราจงึ นา่ สัญญาณเอฟเอ็มท่ีไดด้ ังรูป (ข) ไปเขา้ ที่
อนิ พตุ ของวงจร PLL จงึ ทา่ ให้เกดิ ภาคเอฟเอ็มสเตอรโิ อมลั ติเพล็กซ์ (FM Stereo Multiplex) ข้นึ ในเครื่องรบั – ส่งวิทยุ
FM ดังกลา่ ว

จากรูปภาพแสดงดังรปู ด้านลา่ ง แสดงวงจรภายในของไอซีเบอร์ NE565 ซ่ึงเป็นไอซีทา่ หนา้ ที่ เฟสล็อกลปู มี
ขา 2 กับขา 3 ทา่ หนา้ ทีเ่ ปน็ อินพตุ สังเกตว่าที่ขา 2 กับขา 3 ของไอซตี วั นี้เปน็ ทางเขา้ ของสญั ญาณอนิ พุตท่แี ตกต่างของ
วงจรเฟสดีเทก็ เตอร์ ถา้ หากว่าต้องการใชอ้ นิ พตุ เพียงสัญญาณเดยี วก็ใหต้ ่อเขา้ ทข่ี า 2 สว่ นขา 3 จะต้องต่อกับกราวด์
สา่ หรับขา 4 คือ ล็อกความถี่เอาต์พุต (Locked Output) ส่วนขา 5 คืออนิ พตุ ของ
ความถ่ี VCO ในทางปฏิบตั จิ ะต่อขา 4 เขา้ กบั ขา 5 สง่ ผลให้เอาต์พตุ ของ VCO กลายมาเป็นอินพตุ ของวงจรเฟสดเี ท็ก
เตอร์ ท่าให้ความถที่ ี่ถูกล็อกสง่ ออกไปทขี่ า 4 ของไอซดี ังกล่าว

รูปภาพแสดงภายในไอซี PLL เบอร์ NE555

รปู ภาพแสดงไอซีเบอร์ NE565
อย่างไรก็ตามไอซีเบอร์ NE565 มขี าใช้งาน 14 ขามีขา 10 ไดร้ บั แรงดันไฟฟ้า + VCC มีขา 1 ได้รบั แรงดันไฟฟา้ -VCC
(กราวด)์ ตวั ต้านทานภายนอก RT กบั ตวั เก็บประจุไฟฟ้าภายนอก CT ทา่ หนา้ ท่ีกา่ หนดของวงจร VCO คอื f0 หมายถงึ
ความถี่ฟรีรันน่ิง (Free Running Frequency) ของวงจร VCO

f0 = 0.3/RTCT ............... (1)
ตวั ต้านทาน RT กับตวั เก็บประจุไฟฟา้ CT ถกู เลือกใช้เพื่อจะผลิตความถ่ี VCO ไว้ทจี่ ดุ กึง่ กลางของย่านความถีเ่ ข้ามา
ทางด้านอินพตุ
สมมตติ อ้ งการล็อกความถี่อนิ พตุ มคี ่าระหวา่ ง 60 kHz ถงึ 80 kHz

ความถ่ีกลาง fo = ((60 103) + (80 103)) = 70 kHz
2

ดังน้ันความถี่กลาง f0 ของสัญญาณวทิ ยุ FM จงึ มคี า่ เทา่ กับ 70 kHz
จากสมการท่ี (1) ก่าหนด RT = 10 K และ CT = 0.43 nF

จะได้ความถี่กลาง fo = 0.3/RTCT = 0.3 / ((10 x 103) (0.43 x 10-9))
 fo = 70 k

ทข่ี า 7 ของไอซีเบอร์ NE565 เปน็ ทางออกของสญั ญาณเอฟเอ็ม (FM Output) จะเกิดขนึ้ ได้เมื่อมสี ัญญาณ FM ขบั ไปท่ี
อนิ พตุ ของภาคเฟสดีเทก็ เตอร์บริเวณขา 2 กับขา 3 ของไอซีเฟสล็อกลปู ดงั กล่าว

รูปภาพแสดงบล็อกไดอะแกรมภายในไอซีเบอร์ NE565

จากรูปภาพแสดงโครงสร้างบล็อกไดอะแกรมและต่าแหนง่ ขาไอซเี บอร์ NE565 มรี ายละเอียด ดังน้ี
ขา 1 ท่าหน้าท่รี ับแรงดนั ไฟฟ้า -VCC หรอื กราวด์ของระบบขา
2 กบั ขา 3 ทา่ หนา้ ท่ตี รวจจบั สญั ญาณอินพตุ (Detector Input)
ขา 4 ทา่ หน้าท่ีเป็นเอาต์พตุ ของ VCO (VCO Output)
ขา 5 ท่าหน้าท่เี ป็นอินพุตของ VCO เพ่อื จะส่งเขา้ ทเ่ี ฟสดเี ท็กเตอร์ (Phase Detector VCO Input)
ขา 6 ท่าหนา้ ที่เป็นจุดอา้ งองิ เอาต์พุต (Reference Output)
ขา 7 ท่าหนา้ ที่เป็น VCO ควบคุมแรงดันไฟฟา้ (VCO Control Voltage)
ขา 8 กบั ขา 9 ทา่ หน้าทีเ่ ปน็ ตวั ต้านทานเวลา (Timing Resistor) กบั ตวั เกบ็ ประจไุ ฟฟ้าเวลา
(Timing Capacitor) เพื่อก่าหนดความถ่ีฟรรี นั นงิ่ ของ VCO
ขา 10 ท่าหน้าท่รี ับแรงดนั ไฟฟา้ + VC มีค่าเทา่ กับ +12 V
ขา 11, 12, 13 และ 14 ทา่ หน้าที่ไมต่ ่อใชง้ าน (Not Connected)

วงจรเฟสลอ็ กลูปจงึ มีหน้าท่ีล็อกความถี่อย่างคงที่ให้กับระบบ ส่งผลให้ความถี่เอาตพ์ ุตมคี ่าคงท่ถี ึงแม้วา่ ความถ่ีอนิ พตุ จะ

เปล่ียนแปลงไป อย่างไรก็ตามระบบ PLL กจ็ ะต้องมีการก่าหนดหรือเลอื กใชต้ ัวต้านทานเวลา (Timing Resistor, RT)
กับตวั เกบ็ ประจุไฟฟา้ เวลา (Timing Capacitor, CT) อย่างเหมาะสมและถูกตอ้ งด้วย